EMC信号完整性实测1-走出玄学 无论我们从51单片机，STM32电路，运输，传感器，ADC采集或可控硅晶闸管等电源电路进入电子工程师行业，我们通常长期处于低频电子电路设计调试阶段，通常处理数百个Hz或者几K Hz信号通道。偶尔会有RS232,RS485，IIC，SPI或者CAN总线等通信让我们PCB经历几百K Hz的信号。这些实际上涵盖了大多数电子应用场景。现阶段，我们更加关注电路功能的实现，不需要考虑信号完整性或信号完整性EMC的问题。 总有一天，我们会在新项目中发现一些瓶颈。有时候通讯会莫名其妙的错误，有些PCB板材会莫名其妙地产生很大的干扰，达到M级信号的板材会根据之前的布线习惯变得不稳定可靠。此时，阻碍电子工程师的进步EMC信号完整性问题摆在我们面前。如果你遇到类似的问题，恭喜你，你已经达到了另一个新的水平。 EMC信号完整性是另一种独立于电子电路功能设计的知识。我们可以在这方面找到很多信息，其中大部分会告诉我们理论知识和经验准则。例如，在高速信号的情况下，电容电阻不再仅仅被视为电容和电阻，甚至路径上的过孔也会受到影响。PCB布线不再是布线，还需要考虑信号流的路径；还应考虑布线与布线之间的间距以及下面是否铺设，甚至需要考虑关键信号布线的长度等。这些都是射频工程师需要掌握的基本技能。对于其他领域的大多数电子工程师来说，这些都是大师和普通玩家之间的先进知识。 对大多数工程师来说，EMC一些信号完整性的经验法则几乎是形而上学的。我们知道我们应该遵循这个规则，但我们不直观地知道这和不这有多不同，也没有直观的感觉。由于这些规则的总结依赖于非常昂贵的专业设备，我们的普通公共电子工程师没有机会进行实验感受和吸收，只能被动地接受这样的理论指导，没有其他电子电路知识的经验。 我们通过LOTO虚拟示波器及其EMC对于一些重要的测试模块EMC直观地测量信号完整性经验规律，方便大家直观地看到这些规律的效果，打破玄学，加深理解。 我们开始的第一条规则是：信号发射的驱动路径和返回地点组成的返回路径，周围的环路面积越小越好。环路面积越大，噪声耦合和EMI电磁干扰越严重。 如下图所示： 
为了实现实测，我们简单地制作了一个实验板，原理图和PCB如下所示，有需要的接向我要源文件:
板子使用USB供电或外接5V电源供电，一个电源开关，4个3.3V有源运输分别为80M，48M,11M，3.68M。当然，你可以放置你想要观察的晶振频率。这些晶体振动通过跳线选择晶体振动频率输出，从A开始，通过2区到3区，然后通过4区返回到5区。在PCB这个晶振信号的负载电阻可以从右侧跳线选择，从1开始M选择一个到200欧元。这样，我们就可以直观地看到高速信号，频率是跳线选择的晶振频率PCB上驱动跳线选择的负载电阻，形成PCB丝印上的A->C的环路。我们也可以通过跳线在两个跳线上连接信号布线下的地线，然后信号环路就变成了A->B，比原来的A->C小了环路面积小了很多。我们物：
我们选择48M晶体振动，然后使用1000负载K,使用A->C环路，LOTO虚拟示波器OSCH02，以及E01模块，我们测量了1区域EMC构建场景如下：
我们在测试板的1号区域测量EMI的频谱如下所示，可以看到有一个幅值非常大的48MHz电磁辐射的振幅值超过0.15V:
我们可以以48M查看中心频率的细节：
我们保持其他不变，通过接地跳线将信号的地回路改为A->B，测试板的1号区域也是如此EMI如下所示，可见48频谱MHz电磁辐射明显减少，振幅值为0.073V:
同样，我们测下3.68M晶振也是类似的情况，如下图所示，规路面积大，EMI电磁干扰强度大，区别在于3.68M由于我们窗口的监测范围为125，晶振频谱图中会看到许多谐波分量M，在此范围内，可显示3.68M多次谐波。晶振本身就是近似方波的信号，所以会有很多谐波，只是之前测量的48M多次谐波超出窗口观测范围，未见。高谐波不是客观存在的，他是FFT我们正在观察数学表达EMC注意这一点。
我们直观地看到，在同一个高频信号中PCB当电路板上的不同路径导致不同的环路面积时，它们是完全不同的EMI电磁干扰强度。我们不仅可以验证信号完整性布线标准的最小环路面积要求，还可以使用LOTO示波器 E01电磁兼容扩展检测模块直接测试我们现有电路板的电磁兼容性EMC问题。