过去的一周，日夜之后layout，感觉自己真的成了入门人。layout machine。这里总结一下layout的心得
布局设计的概念
地图设计的目的是将设计好的电路的原理地图转化为可以在硅片上生产的实际电路。最后，地图提取形成gds文件格式并发给制造商制造。
图层
在绘制版图时，需要对集成电路的制造工艺有一定的了解。
NWELL：N型衬底，PMOS应该设计在NWELL上
DIFFUSI：扩散区，和NSD组合形成高浓度n 和PSD组合形成高浓度p 有源区。扩散区以外的部分是SiO2.覆盖(场氧区)到绝缘保护作用。
PSD：和DIFFUSI组合形成高浓度p 的有源区
NSD：和DIFFUSI组合形成高浓度n 的有源区
GATE：栅极多晶，PMOS和NMOS的栅极
CONTACT：用于连接有源区和METAL1、GATE和METAL1
METAL1:一层金属向下通过CONTACT连接有源区和GATE，向上通过VIA1连接METAL2。实际设计过程中，METAL1主要用于反相器等基本设备的底层连接，因此只要符合设计规则，其布线基本无限制
VIA1：用于连接METAL1和METAL2
METAL2:二层金属，一般固定方向(水平或垂直)
VIA2：用于连接METAL2和METAL3
METAL3:三层金属，一般固定方向(与二层金属相反)
VIA3：用于连接METAL3和METAL4
METAL4:四层金属，一般固定方向(与三层金属相反)
TOP_VIA：用于连接METAL4和TOP_WIR
TOP_WIR：顶层金属
以上是常用的层。当然，还有一些其他层，如电阻和电容器，尚未介绍。如果将来可以接触并更新。此外，请注意，不同的工艺制造商往往有不同的工艺要求，这可能与教科书不完全一致。例如，应添加我们项目中使用的双陷阱工艺DEEP NWELL简而言之，图层应根据工艺规则进行设计。
版图验证
地图验证主要包括DRC（Design Rule Check, 设计规则检查）和LVS（Layout Versus Schematic，对应检查地图原理图)
DRC：跑DRC工艺厂家之前要有规则文件，根据这个规则文件检查地图设计的尺寸错误，主要包括最小尺寸、最小间距、最小面积等。刚开始的时候很麻烦，做个Inverter版图有上百个错误，但熟悉后会好很多，Calibre中的DRC直接显示错误的地方非常方便，可以根据便。但大多数时候，由于小规则的错误往往需要改变整个电路，因此建议DRC边跑边设计，不要等到最后的电路全画完了再跑。
LVS：LVS验证原理图和地图是否一一对应。当电路设计好时，DRC也过了，就可以打标签了。Label，然后准备跑LVS。首先，提取原理图文件netlist然后在地图上启动网表Calibre的DRC，layout网表会自动生成，最后实际上是网表和网表之间的对应。不得不说的是，如果电路规模比较大的话，LVS报错是一件非常头疼的事情，因为它报错的位置有时不是地图上真正的错位，所以可能需要很长时间。LVS，我想叫你玄学。
当然，验证也包括Antenna、Grid等待验证，这里不详细介绍
总结
地图设计不是一项复杂的技术工作，而是一项体力工作。比较今天的设计工程师和地图工程师的工资是很清楚的。然而，在学校拥有完整的地图设计和流片体验是非常有价值的，许多工艺知识和底层结构将被更清楚地理解。
布局设计使人头秃