微型计算机原理答案(1)
(25页)
本资源提供全文预览，点击全文预览即可进行全文预览，如果您喜欢下载文档，查找使用更方便哦！
14.9 积分
微矍机凭理及接口技术参考篆亲第一章微型计算机系统慨论一、 选择填空题1. B 2. B 3.D 4. C 5.C 6. A 7. A 8. A 9. C 10.B 11.DI. 分析：微处理器和微计算机系统是微机三层的底层和最高层。3. 分析：这个问题是要求最小值，所以必须是负数，符号位为1。补码负数的特点是数值位对 真值越小，绝对值越大，负值越多，真值越小。因此，市4个1和4个0组成 真值授小的补码数为：10000111，即真值为：-121。4. 分析:在微程序控制器中，每个指令的操作步骤由执行一个微操作序列完成，每个指令 微操作对应一个微指令。所以，A、B均不合题意。5. 分析：计算机操作的溢出与操作数的存储格式（或表示）有关，只有C 有题意。一旦确定了任何类型的数据，无论是定点数还是浮点数，其存储格式， 农示的数值范围有限。6. 分析：程序计数器存储下一个要执行的指令地址，指令存储在存储器中， 所以它的位数取决于丁存储容量。7. 分析：符号补码数的扩展是用符号位填充高位，其真值保持不变。9. 分析：是否有指令流水线结构CPU,该指令的执行时间主要取决于 于CPU时钟周期。10. 分析：程序设计语言有三个层次：机器语言、汇编语言和高级语言。机器语言和汇编 语言是面向机器的编程语言，统称为低级语言。高级语言不依赖于具体机器，它是采用 自然语言和数学语言编写程序接近习惯。机器语言程序是计算机能够直接识别和执行的 计算机无法直接识别和执行汇编语言和高级语言程序。需要汇编语言 只有加工高级语言程序，生成机器语言程序，才能实施。这种加工过程分别称为 汇编编译。II. 分析：Cache高速通常用于存储器SRAM,存取速度快，在CPU与内存间设置这样的存储 可以保证储存CPU尽可能快地处理内存。二、 对错判断题1. X 2. V 3. V 4. X1?分析:指令操作码需要显式给出，但操作数可以是显式的或隐含的。4. 分析：操作和控制功能是任何微机处理器必不可少的功能。存储功能也是微机处理器 功能2-，但不是必要的功能。例如，单片机具有存储功能，80486和80586也具有高端微机 含一定数量的Cache存储器具有存储功能。三、填空题1. 程序计数器、字节数、转移指令、调用指令、中断指令分析：每次计算机读取一个指令，总是调整程序计数器到下一个指令的存储地址，只有 遇到控制转移类指令，才会改变指令的执行顺序。2. 数据传输与交换指令、算术与逻辑指令、程序控制指令分析：一般计算机包括数据传输与交换指令、算术与逻辑指令、程序控制指令、 输入/输出指令和CPU控制指令。但输入/输出指令和CPU控制指令不是任何 计算机必须使用存储器图像I/O编址方式的CPU (如MC不能输入6800/68020 /输出指令。而现代平档微机则有更丰富的指令类型，如串操作指令、位操作指令等， 甚至包括与高级语言接口的指令。第二章存储器1 选择填空题1. C 2. (B、C) 3.C 4. B 5. A 6.A 7. D 8. A 9.B 10. D 11. C 12. C 13. D 14. (B、C、A) 15. D 16. A 17. B 18. C3. 分析：3/fB = 3xlO24B = 3x2,oB由is2x2,0B = 2,,fi<3x2,0fi<4x2l0S = 212B ,所以选 C。5. 分析：存储当前操作的程序和数据，访问频率高丁磁盘，C与D不符；Cache在内存的存储系统结构中，CPU总是先访问Cache,只有在未命中时才能访问内部 存，B也不对。5. 分析：存储当前操作的程序和数据，访问频率高丁磁盘，C与D不符；Cache在内存的存储系统结构中，CPU总是先访问Cache,只有在未命中时才能访问内部 存，B所以选择A。6. 分析:虚拟存储器由存储器管理机制和大容量的外部支持。在存储系统层次结构的基础上，通过存储管理部件在存储和主存储Z之间进行虚拟地址和实地地址 间的变化。7. 分析：EPROM可编程紫外线可擦写ROM,可以反复重写很多次，所以A和C不止确：EPROM 编程需要添加编程电压，不能在线随机重写，因为血EPROM不是随机读写存储器，所以B 也不正确。&分析：内存由ROM和RAM组成，答案C包含破盘容量，不介意问题；存储器总容量和实际安装 机器容量是一个不同的概念，这个问题的答案B (16MB)存储器的总容量也不尽如人意。9. 分析：外部存储是指磁盘、磁带等存储介质作为储备存储腿，断电不丢失信息，其访问 速度比内存慢，外存信息必须调入内存才能被调入内存CPU访问，所以A、C、D均不合题意。10. 分析：232B = 4GB二、 对错判断题1. V 2. X 3. X 4. X 5. X 6. X 7. X 8. X 9. V 10. J 11. V 12. V 13. X 14. V 15. V2. 分析：80486片内Cache写内存采用通写法，但写内存未命中寸，只写内存 存，而不写Cache o3. 分析：增加Cache目的是解决CPU与主存储器的速度不匹配。4. 分析：ROM只读存储器，其存储内容只能在线操作时读取，不能写入或修改。4. 分析：ROM只读存储器，在线操作时只能读取存储内容，不能写入或修改。输入/输出缓冲区的内容在输入/输出过程中不断变化。所以ROM不能用 输入/输出缓冲区。5. 分析：ROM即使电源关闭，外部存储器（磁盘、磁带等）的内容也不会丢失 非易失性存储器。随机存储器RAM, —一旦电源关闭，其内容将立即丢失 易失性存储器。6. 分析：动态RAM为了减少芯片的引脚，存储器经常使用地址重用。此题，动态RAM芯片MK4564为4564，容量为64" lb,其16位地址分为两组(每组8位)山芯片的阪和阪信号，选择发送给芯片内部的地址寄存器。7. 分析：微程序设计计算机常用ROM作控制存储器。但这并不是ROM唯一的用途。可以使用运行中固定的程序和数据ROM如指导程序、监控程序、 常数用常数、表格等ROM存放。8. 分析:只读存储器有很多种，包括ROM、PROM、EPROM和E'PROM等。其中ROM是在 内容在制造过程中一次性写入，用户只能读取数据；PROM是由用户在使用前，一次性 一旦写入，就不能修改；但是EPROM和E2PROM可以用八反复多次写入， 只是不能在工作过程中随机写入。9. 分析：动态RAM存储器的优点是芯片集成度高，单个芯片的容量可以与静态相比RAM高得多。此外，它的功耗远低于静态存储器。静态存储器的显著优点是接口简单 因此，当存储容量较小时时静态存储器一般用于存储系统容量大时， 一般大于16KB宜选用动态RAM存储器。三、 填空题1. ① 存储空间对应于存储器中的每个独立地址，是计算机的基本存储单元，通常是 一个字节② 存储器能容纳的最大二进制信息字节数③ 存储器单元对应一个字节数据的地址编号2. ①触发器 ②电荷存储器件(或电容)3. ①有电荷泄漏(或电容泄漏)，需要定期补充电荷 ②集中式刷新 ③读写周期后刷新④隐含刷新4. ①64 ②2565. ①READY ②Tw四、 计算题1.8086/8088CPU的地址总线为20位，其最大寻址空间为1MB,将内存扩展到16MB, 它已经超出了微处理器地址线所能提供的最人寻址范围，此时，可扩展多存储模块 充寻址法。具体思想如下：① 将存储器分为16个16个MB存储模块的地址容量。具体思想如下：① 将存储器分为16个16个MB存储模块的地址容量。② 每个模块仍由20位地址总线控制，每个存储模块的选择由块选控制逻辑捕获的块选控制信号决定。③ 访问单元英寸时，必须通过二次翻译：一次发送块选择控制信号，选择存储单元所在的模块；二次翻译选择模块的存储单元进行读写操作。对于上述方法，确保复位启动能够正常工作的方法是设置复位启动地址FFF0『FFFFFH 每个模块的公共存储区作为常选区，复位程序设置在常选区，以确保复位启动 止常工作。分析：扩展搜址还利用存储地址变更和管理单元(MMU)扩展寻址的原则是利润 丿IJMMU将来自CPUm位地址变成n位(n>m)地址。前者m位地址称为逻辑地址，后者n 地址称为物理地址。将逻辑地址的低位置作为物理地址的低位置器，作为物理地址的低位， 而高位作为MMU内映表的输入；变换后，将扩展后的地址输出为物理地址的高位。不同的物理存储模块可以通过改变图像表来访问。2. 解:①要玩的芯片数二构成内存总位数 _ 256KB _256x8Bit 存储芯片的容量位数「16KBit_ 16xlBit② 16Kxl位=2“ x 因此，片内地址选择线为：14条。③ 每8个芯片组成一组字节单元，应分为128/8216个芯片组3. 解:"D。I?OEWSCS图4.6解:这个问题的存储容量如下:BDFFFH - B2000H 1 =COOOH =48KB每个芯片容量=2“ B = 16KB根据已知的地址空间和芯片RAM空间分配位图，如图4.7所示芯片Al^AlsAlTAlAlsAl^AnA is A i iAio Ag 找 At A& A 厶 A3 拱 A0#10 110 010000H ~ 1FFFH1#10 110 100000H ~ 1FFFH10000H ~ 1FFFH2#10 110 000000H z 1FFFH10000H 1FFFH3#10 111100000H ~ 1FFFH图4?7rh对RAM由于给定的存储地址空间的起始地址不是16KB虽然 3个芯片的容量已够，但仍需4片芯片。7rh对RAM由于给定的存储地址空间的起始地址不是16KB虽然 三个芯片的容量已经足够了，但仍然需要四个芯片。地址线设置可用：A J A14参与片选译码Aj Ao用于选择片内存储单元，但由于0#、3#芯片地址不连续，A竹不仅要用于片内地址的选择，还要参与片内解码。 门电路或译码器芯片可用于具体方案的翻译。而且在使用译码器芯片时，译码方案也可以多种多样。 假定用3-8译码器对A「A13译码，用AI9 ~ A16作为译码器的使能端，需要注意的是，在这种情况下 例如，凡3仍需川作片内地址选择线。于是：⑴存储器连接如图4所示. 8所示。A13￡ 卫ABC&55盹 2#45AliUE盹 1#DTUEWE 0#65WE 3#MOVAX,0B200HMOVDS,AX ；MOVSI,0MOVex,OCOOOHMOVAL,0AGAIN： MOV[SI],ALINCSTINCALLOOPAGAIN⑵填写内存的程序如下：HLT图4.8给数据段寄存器初始值；循环汁数器赋予内存单元初始值 指向下一个存储单元AL内容加1,当(AL)二FFH加1会自动归0⑶其他人都是正确的，说明地址设置和翻译电路是正确的，凶此出现故障的原因可能是芯片 内部或外部数据总线1)3位有故障(如断线等，使其恒为逻辑1)。第三章I/O接口与总线1。 选择填空题1. D 2. B 3.C 4. (A、B) 5. C 6. B 7. (B、C、F) ∓C 9. D 10. A 11. B 12. C 13. (A、B) 14. A1. 分析：HOLD是总线保持输入，这个信号有效，表示请求80X86交出总线控制权。若CPU 响应HOLD请求，则表示CPU交出总线控制权。所以只有答案D止确。4. 分析：输入时准备好的含义是指要输入的数据已稳定地存入数据缓存器中；输出时， 准备好则是指输出数据缓存器已被外设取空。5. 分析：80X86既可采川隔离1/0编址方式，也可采用存储器映象编址方式。7. 分析：PC/XT总线采用的是同步总线协定(READY @定有效),基本总线周期由4个时 需插入Tw,所以为存储器读写操作。8. 分析：统一编址方式即为存储辭映象编址方式，独立编址方式即为隔离I/O编址方式。9. 分析：用无条件传送时，状态寄存器也可以省去。二、 对错判断题1. X 2. V 3. V 4. V 5. X 6. V 7. V 8. X 9. J1. 分析：计算机的速度与主频、机器周期及平均指令周期等I大I素有关。不一定主频越 高的机器其速度就一定越快。2. 分析：I/O端口与主存单元统一编址时，I/O端口即是主存空间的一部分，因而作为 存储单元的I/O端口可通过存储器访问指令来访问，所以在计算机的指令系统中可以不 设专门的1/0指令，如MC6800/68020就没有专门的1/0指令。5.分析：DMA式、中断驱动式和程序查询式的优劣不能一概而论，在一些对实时性要 求不高的小型数据采集系统中，使用程序查询式同步控制方式，对能比使用DMA式或中 断驱动式获得更高的性能价格比。三、填空题1. ①数据信息,②地址信息,③控制信息,④师(CPU到I/O或I/O到CPU),⑤单向(CPU 到1/0),⑥整体是双向(CPU到1/0或1/0到CPU),对具体信号线是单向(或者CPU到I/O, 或者I/O到CPU)2. ©I/O数据缓存器②地址译码器③读/写控制逻辑。3. ①数字量，②模拟量，③开关量，④脉冲量4. ① 2"二65536 ②0 ~ 65534 ( 216~2)5. ①I/O读,②20H号端口地址,③ZO/?④20H号端口中的数据6. 控制插入Tw等待状态7. ①并行接口，②串行接口8. ①单字节方式，②字组方式，③连续方式9. ①寄存器组，②控制逻辑10. ①作为微机与外设传递数据的缓冲站；②正确寻址与微机交换数据的外设；③提供微 型机与外设间数据所需的控制逻辑和状态信号。11. ①被传送数据的首地址，②传送数据块的长度，③DMA的操作类型。第四章中断与中断控制一、选择填空题1. B 2. B 3. (A、D) 4. A 5. C 6. C 7. A &A 9. (B、C、D) 10. A 11. (A、C、D)12. (A、B、C、D) 13. C 14. A 15. B 16. A 17. C 18. C 19. B 20. C 21. B1. 分析：答案A、C显然不合题意。答案D的含义是允许高优先级中断打断低优先级中断 的服务过程，不能改变中断事件的响应次序。只有通过屏蔽某些高优先级中断的请求, 才能使某些低优先级中断的请求被优先响应，从而改变中断事件的响应次序。2. 分析：中断服务寄存器ISR的功能是寄存当前止在服务的中断级，并封锁同级或低级 的中断请求被响应，因此，中断服务程序结束时要用E0I命令淸除该中断在ISR中的 对应位，以开放同级或低级屮断。3. 分析：初始化命令1CW3的功能是设置级联控制方式。对主片，各位对应IRO ~1R7的 连接情况，此题给定的条件是IR2、IR5接有从片，所以控制字为00100100B二24H。对 从片，ICW3高5位为0,低三位是对应主片IRi的编码，所以接TR2的从片控制字为 00000010B二02H,接 1R5 的从片控制字为 00000101B二05H。4. 分析：可用排除法选择：对CS： 1P的压栈原则是CS在先，IP在后(保持CS在髙地 址字单元，IP在低地址字单元)，所以答案C和D可排除；而FR需先于断点地址保护， 所以选A。5. 分析：80X86的中断优选权的顺序为：除单步中断外的内部中断、NMI、INTR、单步 中断。6. 分析：中断向量是中断服务程序入口地址，中断向量地址是存放中断向量的存储单元 地址。7. 分析：8259A级联使用时，主8259A利用CAS2 -CAS0输出被响应的从片的编码，从 8259A则利用CAS2 - CASO信号输入，判别主片输出的编码是否与本片设置的编码相同， 若是，表明当前响应的是本片发出的中断，于是衣第二个中断响应周期中输出向己的中 断向量号至数据总线上。8?分析：操作命令字OCW既可在8259A .正常操作开始前写入，也可以在正常操作开始后 写入或操作过程屮重新改写。9. 分析：当8259A设置为自动中断结束方式时，在CPU发出第二个中断响应信号/N刀4时，8259A会口动清除ISR中对应位，不能实现全嵌套方式工作，所以答案B给出的 条件要满足，答案C、答案D给出的条件也要满足。10. 分析：8086的中断源分为外部中断源和内部中断源，分别对?应外部和内部中断。答 案B给出的都外部中断，答案C、D给出的都内部中断，均不合题意。二、 対错判断题1. X 2. V 3. X 4. X 5. V 6. V 7. X & X 9. X 10. V 11. V 12. X1.分析：非屏蔽中断不受CPU内部的中断允许标志IF的控制。3. 分析：失效中断返回引起失效的指令，重新启动并执行之。4. 分析：对于口J屏蔽中断的嵌套处理原则是允许高级中断打断低级中断，不允许同级中 断相互打断，也不允许低级屮断打断高级中断。5. 分析：将疔清零是为了加强能够在中断响应过程中暂时屏蔽外部其他中断，以免还没 有完成对当前中断的响应过程(包括保护现场等)又被另一个中断请求打断。清除1F是 为了避免CPU以单步方式执行中断处理程序。三、 填空题1. ①00070H,②00073H,③42. ①8,②43分析：6片级联时，一个为主片，5个主从片。主片的5个屮断级用于级联，剩下3个可 管理3级中断，所以6片级联最多可管理：5x8+3=43级中断。3. ①256,②矢量地址二中断类型码x4,③00000H ~ 003FFH4. ①2,②中断类型码(中断向量号)5. ①由硬件判优(向量式中断)；②由CPU获取中断类型码并据此计算中断向量地址而 转入中断服务程序。6. ①60,②IRe分析：62H=0110010B, A0接向地址总线Al,说明此端口为奇端口,另一个端口为偶端 口，对应地址总线A1二0,所以端口地址二01100000B二60H。86H=10000110B,低3位对应 的是接8259A的IR端的编码，即接lR6o7. ①屮断请求，②屮断判优，③屮断处理，④屮断处理，⑤屮断返回。8. ①8,②电平触发，③边沿触发9. ①2011,②0011,③ 1011, ©00H,⑤01H10. ①INTR,②NIM,③是否可屏蔽11. ①软件，②硬件12. ①电平触发，②边沿触发13. ①IF二1,②有中断请求，③现行指令执行完毕14. ①自动E0I②D4和D315. ①实现中断及返回，②能实现优先权排队，③高级中断源能够打断低级的中断处理16. 高电平17. ①寄存所有要求服务的中断请求，②寄存所有正在被服务的中断级四、 计算题1.解:连接图如6. 19图 INTR ?Do~D??—Tor一or—TNCDXMOVAL,40HOUTDX,ALMOVAL,01HOUTDX,ALMOV I)X, 0E00HMOV AL, 13HOUT DX, Al.>174LS138q+5VIRQ 了图 6. 19第五章 定时器/计数器电路一、填空题1. CLK2. ①3；②计数器0、计数器1和计数器2； @4；④端口地址线A/。3. ①先读写低字节，再读写高字节；②24. 09C4H分析：作定时器用时，计数初值即定时系数应根据要求定时的时间和时钟脉冲周期进行如 卜?换算：计数初值二泄时时间或计数器输出脉冲周期)时钟周期时钟脉冲频率 定时器计数器输出脉冲频率9 5MH7此题：计数初值二 =2500二09C4HlKHz5. ①方式2；②计数初值的人小分析：方式2也称为周期性定时器工作方式6. ①为定时器/计数器提供计数脉冲输入；②控制计数过程的丿』/停 7. ①31. 25；②388. ©DsDi；②009. ①工作方式控制字；②计数初值10. 0. 1ms分析：九心二IMIk，九如二占九心二嚮二10艰所以:JouT0 =0. 1ms10 KHz二、 选择填空题1.C 2. D 3.C 4. A 5. D 6. (B、C) 7. (A、B) 8. A 9. B 10. B 11. B 12. C 13. D1. 分析：在8253的计数过程中,若要读取计数工作单元(CE)的当前计数值时,必须写入 —?个锁存命令，将CE的内容锁存于0L,然后再读出0L的内容，经锁存后的0L内容将一直 保存至CPU读出为止。在读出后，0L的内容又跟随CE变化。与8253相比，计数过程中若要读取8254计数工作单元(CE)的当前计数值吋,有两种 方法：一是通过锁存命令，二是通过读回命令将CE的内容锁存于0L后再读出。无论是8253 还是8254,还必须注意如下几点：① CE也不能直接写。只能通过写计数初值寄存器(CR)实现对CE初值的修改：② 8254状态寄存器(SR)也不能真接读，必须先写读回命令，将SR的内容锁存于状态 锁存器(SL),再通过读SL来实现；③ CE、CR和0L都是16位,对CR写入和对0L读出可分高、低字节两次读/写完成，也可 只读/写高字节或低字节一次完成，取决于初始化编程设置的控制字2. 分析：8253可编程计数器/定时器的三个计数通道可以分别工作在不同的6种方式。如 果CPU装入新的计数值，有的工作方式将立即彩响本次计数过程，如方式0和方式4；有的 将等待本次计数过程结束才有效，如方式2和方式3；而有的工作方式将山外部的触发信号 触发后才有效。3. 分析：8254/8253 I作在不同的工作方式时，OUT端输出的波型各不相同。因此，写入控 制字后，OUT输出端有的变为高电平，有的则变为低电平。所以答案A、B、D均不正确。4. 分析：若通道的计数值和状态值均己锁存，则不管先锁存的是计数值还是状态值，该通 道第一次读出的都是状态值。6. 分析：8253在计数过程中，改变计数初值，方式0、4是从下一个时钟脉冲开始以新的 计数值计数，方式2、3是从下一计数周期开始以新的计数值计数，方式1、5则须外部GATE 信号触发后新的计数值才能有效。7. 分析：8253芯片的GATE信号的作用是控制计数过程的心停。在方式0、2、3、4下,GATE二1, 允许计数；在方式1、2、3、4下,GATE ±升沿将重新启动计数。三、 对错判断题1. V 2. V 3. X 4. V 5. V3.分析：连续向8254发出多个读回命令锁存某通道计数值，若中间耒读出，则8254实 际锁存的是第一个读冋命令锁存的计数值。四、计算题 1.解：由题意可知：外部时钟周期二1MHz欲使8253产牛周期为Is的对称方波,8253要工作在方式3,计数初值为:1 C计数初值=—=1061//5该数值超出了 8253 —个计数器通道的最大计数值65536.因此,要在不增加驶件芯片的情况 下，产牛周期为Is的对称方波,可像图7. 9所示的那样,采用将8253两个计数通道串联的方 法来实现.通道0工作在方式3(或方式2),对1MHz的时钟计数，产生周期为1ms的分频信号从OUTo 上输出。通道1工作在方式3,对OUT。输出的周期为Ims的信号计数，产生周期为Is的对 称方波.CLKq ?OUT。-CLKX ?OUT】-8253 1MHzlKHz? 1Hz图7?92. 依题意画出具有W/?、CLK、OUT引脚的时序的示意图中图7. 11。cLKjwi^m__ruuw__njtn_n _njuw酥— I ! ! +OUT _L 65384图 7.11A】图7.10 8253接线图> 1nnqGAT%OUT。CLKq8253Q +5V端口地址为058II ~ 05BH,计数器0工作在方式3。计数初值二1.19MHz18.2Hz=65384,山此可写出初始化程序:MOV AL, 00110110BMOV DX, 05BHOUT DX, ALMOV AX, 65384MOV DX, 058HOUT DX, ALMOV AL, AHOUT DX, AL3. 解：(1)Tclk二一^二一1—=0 .4“$,所以，该通道的最大定时时间为: ° fcLK. 2.5MHz65536x0. 4=26214. 4二26. 2144//5(2)此题要产牛4个偶端口地址，所以A。要参入高端地址译码，并使飢二0。电路如图所示:CLKqRD_2? 5MHz q+5VWR6 AQ2374LS138 A BC7.14OUT。CL©GATE OUT?GATE】OUT,8254 CLICj+5V⑶计数初值二卫乞二125000.4//5初始化程序如下:MOVAL,34HOUT96H,ALMOVAX,12500OUT90H,ALMOVAH,ALOUT90H,AL⑷ 要实现1S定时己超出了一个通道的最大定时时间，需采川多个通道串接，如图7. M所 示。通道0工作于方式2,对频率为2.5MHz时钟计数，在OUT。产生周期为5ms的周期性脉 冲信号,通道1工作于方式2,再对OUT。输出的5ms周期性脉冲信号计数,产生Is的定时 屮断信号，此时，通道1计数初值为： 止二200。5ms4.解：实现此包装流水线控制系统定时的思路是利用8254/8253的一个通道作为计数器，川作 24罐的计数。JIJ 8254/8253的另一个通道作为定时器，用作2s定时。用计数器通道输出的 负脉冲的上升沿定时器通道作2s定时，同时使流水线暂停；用定时器通道的定时时间到的 信号，重新启动流水线。具体的实现方法可考虑为：利用8254/8253的通道0作为计数器，用作24罐的计数。用 8254/8253的通道1作为定吋器，用作2s定吋。计数器可选用方式2,方式控制字为14H, 计数初值为24,即18Ho利用流水线的传感器得到啤酒的计数脉冲,加到8253的CLK。端 (GATEo二T)。当计数值达到23时,通道0的输出OUT。为低电平,在第24个啤酒通过流 水线的传感器时，通道0的输出端OUT。变为高电平，利用该OUT。的上升沿來触发通道1的 2 s定时器开始定时，同时使流水线暂停。通道1的计数器可选用方式1, CLK1接lKHz的时钟信号。则通道1：2s 2s计数值为二一 = — =2000,方式控制字为72H。1/lKHz \ms将通道0的输出OUT。接到通道1的GA'IE上 在OUT。的上升沿的触发下，通道1的输出 OUT】变为低电平，使流水线暂停，在2s定时时间到时，0U「变为高电平，使流水线重新启 动。流水线启动后，啤酒经传感器输入脉冲到通道0的计数器，又开始24个啤酒的计数， 重复以上的工作过程。8253的初始化程序段如下：MOVAL,14H;通道0方式2,二进制计数MOVDX,663HOUTDX,ALMOVAL,18H;写入计数器0的初值MOVDX,660HOUTDX,ALMOVAL,72H:通道1方式1MOVDX,663HOUTDX,AL MOVAL,2000 ；写入计数器1的初值MOVDX,661HOUTDX,ALMOVAL,AHOUTDX,AL5. 8253计数通道0的初始化程序,即通道0方式1工作,采用BCD计数，计数初值=508006. MOVAL, 0B6H:通道2方式3、二进制计数MOVDX,3F3HOUTDX,ALMOVAX,10000MOVDX,3F2HOUTDX,AL;写低8位MOVAL,AHOUTDX,AL:写高8位7. 8253宜选用方式0最为合适，具体实现町选7. 13图所示方案。C血*OUT。-CLK] < OUT】-GAT%-GATE】- 1. 19MHzlKHz外部事件 IR图 7.138.MOVAL,35HMOVDX,333IIOUTDX,ALMOVAL,9 OHMOVDX,330HOUTDX,11HOUTDX,ALMOVAL,71HMOVDX,333HOUTDX,ALMOVDX,331HMOVAL,OOHOUTDX,ALMOVAL,10HOUTDX,AL;通道0方式2, BCD计数:通道1方式0, BCD计数；写入通道1初值低8位:写入通道1初值高8位；写入通道0计数初值(1190)OUT33H, ALMOVAX, TTMEO；取通道0计数初值OUT30H, AL ；写通道0计数初值低8位MOVAL, AHOUT30H, AL ；写通道0计数初值高8位MOVAL, 74HOUT33H, ALMOVAX, TIME1:取通道1计数初值OUT31H, AL；写通道1计数初值低8位MOVAL, AHOUT31H, AL；写通道1计数初值髙8位CIJ:关中断XORAX, AXMOVDS, AX；(DS)二0MOVAX, [60H];取中断处理程序IP值MOV[28H], AX；填OAH号中断向量T卩值MOVAX, [62H]；取中断处理程序CS值MOV[2AH], AX；填0人曰号中断向量CS值STI;开中断第六章 并行接口与基本人机交互接口一、填空题1. ①A 口和C 口的上半部分(PC? ~ PC.J ；②B 口利C 口的下半部分(PC：＜ ~ PC0)分析：8255A的内部控制部分包括A组和B组控制部件，A组控制电路控制端口 A和端口 C 的上半部分，B组控制电路控制端口 B和端口 C的下半部分。每组控制部件从读/写控制逻 辑接受各种命令，从内部数据总线接收控制字，并发出适当的命令到相应的I/O端口，以确 [email protected]；②方式0、方式1和方式2；③2；④方式0和方式1；⑤方式0或方式1分析：8255A的A组和B组可以通过程序分别设置工作于不同的工作方式纽合，在此要注意 只有A组能工作于方式2。3. 方式0分析：A 口工作在方式1或方式2时，均要使用PC。- PC?中部分或全部信号线作为固定 的应答信号线和中断请求线。此题PG -PC7全部为输出线，说明A 口工作时无固定的应答 控制线，由此判断A 口只能工作在方式0。4. A、B 和 C5. 丽和TBF6. ① “0”；② T；③ “0”；④ “0”；⑤ “1”7. ①&②2分析：如果采用线性键盘结构，64个键就是64位。|大1此需要8个8位的端口。如果采用矩 阵键盘结构，川8x8矩阵结构，则只需要两个端口，一个用作行/列输出，一个川作列/行 输入。8. C9. ①中断允许位，②C 口置/复位控制字。二、选择填空题1. B 2. (B、C) 3. C 4. (A、A、D、B、A) 5. C 6. C 7. D 8. D 9. B 10. A 11.B 12. B 13. C 14.C 15.D 16. A1. 分析：无论并行接口还是串行接口，接口与MPU之间的数据传输都是并行的。3. 分析：根据题意：8255A使川地址总线A】、A。选择端口，A 口地址为0F4H。当CPU访 问0F7H端口时,AiAo=ll,而0F7H端口的高端地址与0F4H端口的高端地址完全相同, 说明8255被选中，即0F7H为8255控制寄存器端口地址。4. 分析：根据图中打印机与8255A的握手信号线的连接关系，可知8255A并没有用固定 的应答线，也未使川屮断，所以口 A只可能工作在方式0；而口 C在作为一个独立端口 时，只有方式0 —种工作方式。所以A 口、C 口均工作方式0。在方式0下，I/O同步 控制方式可以是无条件传送或查询式传送，由图屮打印机与8255A使用两条非固定握手 信号线，可知I/O同步控制方式是查询式，即只有打印机非“忙”时，才能输出数据。 关于口地址的计算方法参见上题，但此题中要注意：最低两位地址线A/。并没有对应地 接到芯片的内部端U选择线A.Ao±,而是颠倒了顺序。5. 分析：8255A在方式1下，无论输入还是输出均使用二根握手联络信号，输入使用STB和IBF；而输出使用OBF和ACK。6. 分析：8255A方式控制字最高为D?固定为1,所以答案C正确。7. 分析：当外部输入设备通过工作在方式1的8255A与CPU相连接时，如果外部设备的 输入数据己经送到端口的数据输入缓冲器锁存，则IBF变高，此时若中断是允许的，即 INTE为高时,则INTR也变高，可通过INTR向CPU发出中断请求或查询INTR状态,来 判明外设数据是否准备好，所以选D。8. 分析:当8255A的端口 A和端口 B都工作在方式1输入时，端口 C的PC。独被固定 作为端口 A和端口 B的联络控制信号使用。而PG和PG两位没有专门指定用途，可以设 定为输入或输出使用。三、对错判断题X X X V X X V X1. 分析：8255A工作于方式2时,B 口只能工作在方式1或方式0。2. 分析：键盘、显示器、打卬机等人机交互设备的数据缓冲区采用的是队列结构，其进出 原则是先进先出。3. 分析：8255的状态字应通过读C端口获得。第七章串行通讯接口一、填空题1. RS-232C界步串行通讯接口2. ①起始位；②“0”；③83. ①重叠错；②奇偶错；③帧格式错分析：重叠错是指CPU未及时读走接受缓冲器的输入字符，接受端乂接受到新数据引起 的错课；奇偶错指接受到的数据屮1的个数与规定的偶数个或奇数个不符；帧格式错指出接 受到的数据没有止确的停止位。4. ®300bps；②1200 bps；③19200 bps分析：TXC、RXC分别是发送器和接受器时钟，它们分别控制发送和接受字符的速 度。在同步模式时，TXC、RXC的频率相同为数据传输的波特率；在异步方式下，TXC、RXC 关 键 词： 微型计算机 原理 答案
天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。