IC设计过程可分为前端设计（也称逻辑设计）和后端设计（也称物理设计）两部分。这两部分之间没有统一和严格的界限。所有涉及过程的设计都可以称为后端设计。
前端设计的主要流程：
1、规格制定
芯片规格，就像功能列表一样，是客户向芯片设计公司(称为Fabless，无晶圆设计公司)提出的设计要求包括芯片的具体功能和性能要求。
2、详细设计
Fabless根据客户提出的规格要求，取出设计解决方案和具体实现架构，划分模块功能。
3、HDL编码
使用硬件描述语言（VHDL，Verilog HDL，行业公司通常使用后者)用代码描述模块功能，即通过实际的硬件电路功能HDL语言描述，形成RTL(寄存器传输级)代码。
4、仿真验证
模拟验证是检验编码设计的正确性，检验标准是规范的第一步。看设计是否准确满足规格中的所有要求。规格是设计正确与否的黄金标准。如果一切违反并不符合规格要求，则需要修改设计和编码。在验证结果显示完全符合规格标准之前，设计和仿真验证是一个反复迭代的过程。模拟验证工具Mentor公司的Modelsim， Synopsys的VCS，还有Cadence的NC-Verilog均可以对RTL设计验证级代码，这部分个人一般使用第一个代码-Modelsim。这一部分称为前仿真，下一个逻辑部分综合后再次进行的仿真称为后仿真。
5、逻辑综合――Design Compiler
通过仿真验证，进行逻辑综合。逻辑综合的结果是实现设计HDL将代码翻译成门级网表netlist。设定综合约束条件是您希望在面积、时间等目标参数上达到的标准。逻辑综合需要基于特定的综合库，门电路基本标准单元在不同的库中（standard cell）时序参数因面积而异。因此，综合库的选择是不同的，综合电路间顺序和面积上也不同。一般来说，综合完成后需要再次进行模拟验证（这也称为后模拟，以前称为前模拟）逻辑综合工具Synopsys的Design Compiler，模拟工具可以选择上述三种模拟工具。
6、STA
Static TimingAnalysis（STA），静态时序分析，也属于验证范畴，主要是在时序上验证电路，检查电路是否有建立时间（setup time）和保持时间（hold time）的违例（violation）。这是数字电路的基本知识。当寄存器违反这两个时间顺序时，没有办法正确和输出数据，因此基于寄存器的数字芯片功能肯定会出现问题。STA工具有Synopsys的Prime Time。
7、形式验证
这也是验证范畴，从功能上讲（STA是时序上)验证综合网表。通常采用等价检查方法进行功能验证HDL设计作为参考，比较综合网表功能，其功能是否等价。这是为了确保逻辑综合过程中没有改变HDL描述的电路功能。有形式验证工具Synopsys的Formality。这里暂时写下前端设计的流程。在设计方面，前端设计的结果是获得芯片的门级网表电路。
Backend design flow后端设计流程 ：
1、DFT
Design ForTest，可测性设计。芯片内部通常有自己的测试电路，DFT目的是在设计时考虑未来的测试。DFT常见的方法是将扫描链插入设计中，将非扫描单元(如寄存器)转换为扫描单元。关于DFT，有些书有详细的介绍，比较图片很容易理解。DFT工具Synopsys的DFT Compiler
2、布局规划(FloorPlan)
布局规划是放置芯片的宏单元模块，通常确定各种功能电路的位置，如IP模块，RAM，I/O引脚等。布局规划可以直接影响芯片的最终面积。Synopsys的Astro
3、CTS
Clock TreeSynthesis，时钟树综合，简单点说就是时钟的布线。由于时钟信号在数字芯片的全球指挥作用，其分布应对称地连接到每个寄存器单元，使时钟从同一时钟源到每个寄存器，时钟延迟的差异最小。这就是时钟信号需要单独布线的原因。CTS工具，Synopsys的Physical Compiler
4、布线(Place & Route)
这里的布线是普通信号布线，包括各种标准单元（基本逻辑门电路）之间的布线。例如，我们通常听到的0.13um工艺，或90nm工艺实际上是这里金属布线可以达到的最小宽度，从微观上看是MOS管道沟长Synopsys的Astro
5.提取寄生参数
由于导线本身的电阻和相邻导线之间的互感，耦合电容器会在芯片中产生信号噪声、串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重，就会导致信号失真错误。提取寄生参数进行再分析和验证，分析信号完整性问题非常重要。Synopsys的Star-RCXT
6.版图物理验证
在功能和时间上验证完成布线的物理地图，验证项目很多，比如LVS（Layout Vs Schematic）简单来说，验证就是版图与逻辑结合后门级电路图的对比验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求，ERC（Electrical Rule Checking）：检查电气规则，检查短路和开路 违反规则；等等。工具为Synopsys的Hercules随着制造工艺的不断进步，实际的后端工艺还包括电路功耗分析和产生的DFM这里就不说制造设计了。工具为Synopsys的Hercules随着制造工艺的不断进步，实际的后端工艺还包括电路功耗分析和产生的DFM(制造设计)这里就不说了。物理地图验证完成，即整个芯片设计阶段完成，以下是芯片制造。物理版图以GDSII给芯片代工厂的文件格式(称为Foundry）在晶圆硅片上制作实际电路，然后进行包装和测试，以获得我们实际看到的芯片。