《CMOS集成电路地图TannerL-Edit设计入门由会员分享，可在线阅读，更多相关信息《CMOS集成电路地图TannerL-Edit请在人文库网上搜索设计入门(69页收藏版)。
1、nCMOS集成电路地图 TannerL-Edit设计入门 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 主要内容：主要内容： n布局设计概念； n布局设计过程及在IC设计中的位置； nTanner例子(反相器等。)版图过程。 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 布局设计概念 定义:版图设计是创建工程制图(网表)的准确性 物理描述过程遵循制造过程 通过仿真显示工艺、设计工艺和可行性 需要一系列的约束。 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 。
2.双极集成电路布局设计双极集成电路布局设计 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 MOSMOS集成电路地图设计集成电路地图设计 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 电压比较器电压比较器 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 放大器运算放大器运算放大器 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 布局设计过程 流程定义：流程是一系列有效的方法。
3.集合，应用过程是一系列有效方法的集合，应用 这些方法可以有效地描述和验证想的有效描述，可以实现和验证设计思想的有效描述， 使最终结果显示出预期功能的适当特。使最终的结果显示出预期功能的适当特性。 全定制：由于设计工程师对设计的各个方面都有完全的了解，因为设计工程师对设计的各个方面都有完全的了解 自由定制。定制的自由。 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 模拟地图设计过程 电路输入 规范 电路验证 版图验证 提取版图参数 版图输入 实现 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 CMOS VLS。
4、I制造工艺(略) 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 Tanner例子(反相器)版图流程 近年来，集成电路设计发展迅速 计算机需要辅助设计软件。 作为未来从事集成电路设计的工作人员， 至少需要了解版图，但是很多软件(比如 cadence)在工作站实施不利于初学 者。 L-Edit软件是基于PC设计工具简单易行 学习，操作方便，通过学习，掌握地图设计流 程。 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 Tanner Pro简介：简介： Tanner Pro是集成电路设计软件。
5.包括一套集成电路设计软件，包括S- EDIT，T-SPICE，W-EDIT，L-EDIT，与，与LVS ，他们，他们 主要功能如下： 1、S-Edit:编辑电路图 2、T-Spice:电路分析与模拟 3、W-Edit:显示T-Spice模拟结果 4、L-Edit：编辑布局图、自动配置与绕线、设计规则检查、 截面观察，电路转换 5、LVS：对比电路图和布局结果 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 2021年7月15日星期四 CMOS集成。
6、电路版图TannerL-Edit设 计入门 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 设置设计参数SetupDesign n对话框有六页，分别是： Technology(工艺参数)，Grid(网格参数)， Selection(选择参数)，Drawing(绘图参数)， Curves(曲线参数)，Xref files(外部交叉引 用参数) n网格分为显示网格和鼠标网格(跳跃、平 滑)，定位器网格 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 设计规则的作用 n设计规则规定了生产中可接受的几何尺 寸的要求和满足。
7.电学性能。 n对于设计和制造双方来说，设计规则既是工人 艺术加工应符合的规范，设计也必须遵循 循的原则 n设计规则表示成品率和性能的最佳折扣 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 设计规则 (一)、设计类型、设计类型 n Minimum Width n Exact Width n Not Exist n Spacing n Surround n Overlap n Extension n Density 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 (1)Minimum Width 该层上所有obje。
8、ct在任意方向上的宽度 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 (2) Exact width 该层上所有object在特定方向上的准确宽度 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 (3)Not Exist 在指定层上，所有object都不能存在.这是唯一 没有距离规则 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 (4)Spacing 在指定层或指定层之间object的最 小间距 2021年7月15日星期四 CMOS集成电路地图TannerL-Edi。
9、t设 计入门 (5)Surround 一层上的物体，在每个方向上，在另一层上 至少在x单位周围 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 (6)Overlap 一层上的物体必须与另一层相匹配 最小尺子交叠在个层上的物体上 寸。 Objects which overlap more than the specified distance or whose edges coincide are not considered in violation of overlap rules. 重叠大于规定距离或边缘重叠 都不算违规 2021年7月15日星期四 CM。
10、OS集成电路地图TannerL-Edit设 计入门 (7)Extension 一层物体必须是 必须超过另一层 物体边界最大 小尺寸。当：距离 超过指定数字， 只有一边刚刚重合， 其他的都在物体之外， 被完全surround 的时候，不算是违 背规则 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 (8)Density The density rule finds and flags objects on the derived density layer specified in Layer1. The layer specified must be 。
11、a Density type derived layer. Violations to the rule include any polygons output to a density layer. 按规则搜索，查找layer1下拉选框中制定的密度推导层中制定的密度推导层 并标记对象。并标记对象。并标记对象。Layer1下拉选框中制定的下拉选框 图层必须是密度类型的推导层。如果将多变性输出到密图层，则必须是密度类型的推导层。若有多变输出到密 度层构成违规。度层构成违规。 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设。
12、 计入门 (二)忽略例外情况(ignore) 设置一些可以忽略的情况，对于特定的规则设置是有用的。 Coincidences 边界一致边界一致的边界. Surround Intersections 物体之间交叉的物体之间交叉 . Surround 、If layer 2 completely encloses layer 1 Spacing 45 degree acute angles 物体部分包括 45 (或更小) Minimum width Spacing Surround 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 (三。
13.)本课程规则设计-1 np阱之间间距20um. Pwell to pwell spacing =20um nP有源区最小覆盖10个um p-well surround active =10um n最小宽度为10um Active minium width =10um n有源区最小间距10um Active to Active Spacing =10um 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 (三)本课程规则设计-2 n多晶硅条最小宽度为5 um Poly minum width =5 um n多晶硅条最小间距5 um poly t。
14、o poly spacing=5 um n离子注入区最小覆盖10个 um p-select surround active=10 um n-select surround active =10um n铝引线孔7.5*7.5 um*um Metal1 Contact Exact Size =7.5um 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 (三)本课程规则设计-3 n铝条最小宽度为10um Metal1 Minimum Width =10um n最小铝条间距10um Metal1 to Metal1 Spacing=10um n铝条对铝引线。
15.孔最小覆盖2.5um Metal1 surround Contact=2.5um n最小距离5um Metal1 Contact to P-Select spacing=5um Metal1 Contact to N-Select spacing=5um 2021年7月15日星期四 CMOS集成电路地图TannerL-Edit设 计入门 (3)本课程规则设计-4 n铝线孔距多晶硅最大距离5um Metal1 Contact to Poly spacing =5um n多晶硅对引线孔的最小覆盖2.5um Poly surround Metal Contact = 2.5um。
16、 n压焊点100*10um*um,压焊点距电路 30um 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 L-Edit画版图的详细步骤 1、将屏幕改为256色，打开L-Edit程序，系统自动将 工作文件命名为L ayout1.sdb； 2、选择save as命令，将文件另存为新文件名； 3、 取代设定：选择Replace setup命令，进行设计规 则取代(如果用其他设计规则，可以输入设计规则)； 4、编辑组件，进行环境设定：选择setupdesign命 令对单位格点等进行设定； 5、选取图层; 6、选择绘图形状; 2021年7月15日星期四 CMOS集成。
17、电路版图TannerL-Edit设 计入门 7、设计规则检查; 8、检查错误：选择fileopen命令打开错 误记录文件cell0.drc进行查看错误,利用 toolsclear error layer命令可清除错误 符号; 9、移动对象：利用alt加鼠标拖曳的方式 修改对象的大小; 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 1、将屏幕改为、将屏幕改为256色，打开色，打开L-Edit程序，系统自程序，系统自 动将工作文件命名为动将工作文件命名为Layout1.tdb并显示在窗口的并显示在窗口的 标题栏上。标题栏上。 2021年7月15日星期四 CMO。
18、S集成电路版图TannerL-Edit设 计入门 2、选择、选择save as命令，将文件另存为新文件名；命令，将文件另存为新文件名； 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 3、 取代设定：选择取代设定：选择Replace setup命令，进行设命令，进行设 计规则取代；计规则取代； 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 4、编辑组件，进行环境设定：选择、编辑组件，进行环境设定：选择setupdesign 命令对单位格点等进行设定；命令对单位格点等进行设定； 2021年7月15日星期四 CMOS集成电路。
19、版图TannerL-Edit设 计入门 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 5、选取图层：、选取图层： 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 6、选择绘图形状：、选择绘图形状： 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 7、设计规则检查： 设计规则检查 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 8、检查错误：选择fileopen命令打开错误记 录文件cell0.drc进行查看错误,利用tools clear error。
20、 layer命令可清除错误符号; 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 9、移动对象：利用alt加鼠标拖曳的方式修改对 象的大小; 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 PMOS版图举例版图举例 简单PMOS的版图 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 画画PMOS版图的详细步骤：版图的详细步骤： 1、将屏幕改为256色，打开L-Edit程序，系统自动将 工作文件命名为L ayout1.sdb； 2、选择save as命令，将文件另存为新文件名； 3、 取代。
21、设定：选择Replace setup命令，进行设计规 则取代； 4、编辑组件，进行环境设定：选择setupdesign命 令对单位格点等进行设定； 5、选取图层：在左边有个图层面板，可以选择要药 绘制的图层； 6、绘制N Well：L-Edit编辑环境假设是P衬底， 所以可以直接绘制N Well区域； 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 7、绘制Active 图层，即工作区； 8、截面观察：选择命令toolscross-section命 令，可以模拟在基板上根据版图制作出来的 结果； 9、设计规则检查：版图必须配合设计规则进行 绘制，利用DRC可。
22、以确保流程效率。 10、绘制P Select图层：定义P型掺杂的 范围， P Select图层和Active交集处定义为pdiff； 11、绘制poly 图层; 13、绘制Metal1图层;进行DRC检查后保存结果. 12、绘制Active Contact图层：用来作源/漏信 号外接连线; 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 6、绘制N Well：L-Edit编辑环境假设是P衬底,所 以可以直接绘制N Well区域； 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 7、绘制Active 图层，即工作区； 8、截。
23、面观察：选择命令toolscross- section命令，可以模拟在基板上根据版 图制作出来的结果； 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 9、设计规则检查：版图必须配合设计规 则进行绘制，利用DRC可以确保流程效 率。 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 10、绘制P Select图层：定义P型掺杂的 范围， P Select图层和Active交集处定 义为pdiff，设计里有源区后，需要加上 N select 或P select与Active图层重叠； 2021年7月15日星期四 CMOS集成电。
24、路版图TannerL-Edit设 计入门 11、绘制poly 图层; 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 12、绘制Active Contact图层：用来作源/ 漏信号外接连线; 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 13、绘制Metal1图层;进行DRC检查后保 存结果. 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 电路图电路图 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 第一步：画第一步：画P扩散和扩散和N扩散扩散 N。
25、otice Space request between diffs. About AB box and BB box. For OS, the height of cell is fixed. That is to say, the height of OS AB box is fixed. 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 Notice About the W/ L. Poly overlap diffs. Spaceing request between poly & diff. Spaceing between poly and poly。
26、. 第二步：在扩散层上画第二步：在扩散层上画poly 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 第三步：绘制信号连接线第三步：绘制信号连接线 Notice nUse contact to connect diff & metal1, or poly & metal1. nSpacing request between contacts and between contact&poly. nMetal1 and poly overlap contact. nSpacing request between metals. nPlace as many co。
27、ntacts & vias as possible. 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 第四步：画阱和接触孔第四步：画阱和接触孔 Notice nMin width and area. nWell overlap diff and impl overlap diff. nDraw conns on metals, poly, diffs or xcad to mark the signals and the edges of cell. nTwo kinds of conns: internal and AB conn. 2021年7月15日星。
28、期四 CMOS集成电路版图TannerL-Edit设 计入门 总体规划： 对版图进行总体规划，优化最小面 积 对布局进行合理性调整，以期达到 最佳性能。 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 LVS的用法反相器为例 1、打开LVS文件，再打开要对比的文件inv.spc和 inv.sp文件 2、修改文件：观察打开的inv.spc文件和inv.sp文 件，修改.include的设定。 3、打开LVS新文件，进行文件设定：在setup1中 对很多项目进行设定。 4、进行选项设定和高级参数设定 2021年7月15日星期四 CMOS集成电路版图TannerL。
29、-Edit设 计入门 5、进行执行设定、显示设定 6、存储文件，执行对比：设定完成后，开 始进行inv.spc文件和inv.sp文件的 对比， 选择verificationrun命令，可以进行对 比。 7、修改电路：如果有误，修改版图，然后 再进行对比，直到版图一致为止。 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 nThe NAND Gate 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 nThe NOR Gate 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 nThe AND Gate 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 2021年7月15日星期四 CMOS集成电路版图TannerL-Edit设 计入门 参考文献 nDan Clein，“CMOS IC Layout concepts， Methodlogices,and Tools”，电子工业出版社； n张开华教授，集成电路版图设计专题； n； n； n等。。