第一次作业

1、 试着从互联网上找到两家最新的处理器公司CPU产品简介，比较两款产品性能参数的差异。比较时钟主频、工艺线宽、功耗、线程数、价格等参数。 答:这个会随之而来CPU改朝换代，自己搜吧。找202X年x月CPU天梯图什么的  2、 芯片对封装工艺性能的要求是什么？试着举一个例子来解释这些对包装的需求是如何影响包装后集成电路性能的。 答：电：低寄生。寄生电阻影响高精度基准输出电压精度，寄生电阻、电容、电感影响高频电路输入、输出信号范围和频谱质量。 机械：可靠性、坚固性。船上使用的电路要求包装外壳的耐腐蚀性，航天中的高加速度要求芯片管壳的机械强度。 热：有效散热。CPU由于芯片功耗的增加，散热系统变得越来越复杂。 经济：低成本。民用大批量电路对成本要求严格，节约利润。 

第二次作业

1. 请给出衬底上的平板寄生电容器和衬底之间的计算公式，当工艺进步时，最窄的线宽（W）氧化层厚度缩小到原来的1/2（t）互连线厚度减少到原来的1/2时（H）缩小到原来的1/2，询问相同长度（L）平板寄生电容器变成原来的多少？如果氧化层厚度为(2)（t）它的平板寄生电容器变成了多少？(3)如果同时使用低k介质，绝缘材料的电容率将变为SiO2/2(原氧化层介质)，平板寄生电容变成原来的多少？

2.可以采取哪些措施来降低芯片的连线电阻？

3.试着计算一条长5cm，宽1um的Al1的传播延迟，当这个Al用铜线代替线时，同尺寸铜线的传播延迟是多少？

第三次作业

2、简述静态CMOS反相器的特点？ 答:(1)输出摆幅大（VDD/GND）    (2)属于无比逻辑    (3)输出阻抗小（Ron）    (4)输入阻抗大(只有输入电容)    (5)稳态时无静态功耗 

3、已知(W)p =3(W)n时反相器的P/N管道大致对称(即Rp=Rn，tpLH= tpHL），求当(W)p =5(W)n时Rp与Rn，Cgin，tpLH， tpHL，tp变化？若(W)p =2W)n时Rp与Rn，Cgin，tpLH， tpHL，tp变化如何？ 答：当(W)p =5(W)n时：Rp=3/5Rn0,ΔRp=-2/5Rn0                      Rn=Rn0,                      Cgin=3/2Cgin0, ΔCgin=1/2 Cgin0                      tpLH~ Rp Cgin=tp0*3/5Rn0*3/2 Cgin0=9/10tp0=0.9 tp0 tpHL~ Rn Cgin= tp0*Rn0*3/2 Cgin0=3/2tp0=1.5 tp0 tp= (tpLH  tpHL)/2=1.2 tp0 当(W)p =2(W)n时：Rp=3/2Rn0,ΔRp=1/2Rn0                      Rn=Rn0,                      Cgin=3/4Cgin0, ΔCgin=-1/4 Cgin0                      tpLH~ Rp Cgin=tp0*3/2Rn0*3/4 Cgin0=9/8tp0=1.125tp0 tpHL~ Rn Cgin= tp0*Rn0*3/4 Cgin0=3/4tp0=0.75 tp0 tp= (tpLH  tpHL)/2=15/16tp0=0.9375 tp0 

4、假设F=200,求γ=1.无缓冲器、两级缓冲器和反相器链分别驱动tp分别是多少？

5、CMOS电路功耗的来源是什么？低功耗设计的方法有哪些？ 答:主要来源有三点:(1)动态功耗(由电容充放电产生)（PMOS和NMOS在某个输入电压范围内同时导通，形成造成电源到地的短路电流通路），（3）漏电（主要由PMOS和NMOS各种内部反偏PN结的反向泄漏电流和MOS产生管道的亚阈值电流)。 主要选择：降低电源电压           降低开关活动率 减少物理电容