一．所需软件：Orcad captures CIS、allegro、DB Doctor、pad designed、cam350.可以借助各种组件autoCAD分层布局，然后修改格式导入格式allegro。
：根据芯片原理图所需元件，独立建立原理图元件库.olb格式。(此过程需要找到电阻、电容、电源等原始元件库的元件GND等可以直接在那里CIS自带库查询；主芯片和插件需要自己绘制.olb元件库中)不需要考虑封装标记。
：将自己建立的.olb元件库加载到原理图路径中，系统自带的元件库也应加载。简而言之，应加载需要的元件库；然后放置每个元件，连接线，标记网络线（注：网络名涉及电气连接属性，绘制原理图后必须对网络名是否正确）。
这个过程最耗时，需要找出每个主芯片的数据手册和逆天PCB所有的方法，如论坛，都打开搜索。标记主芯片时，需要建立自己的包装文件夹。包装文件夹主要包括.psm .dra此外，如果需要焊盘，需要找到文件.pad .fsm文件。我的操作过程是:打开allegro、打开逆天PCB论坛，打开总封装库，打开CIS、芯片数据手册等。；根据主芯片的数据手册，找到所需的包装名称和引脚功能，知道哪些引脚在主芯片中工作，哪些引脚只占据位置。首先检查自己的总封装库是否有封装。如果有，先直接复制粘贴到自己建立的封装库文件夹中，同时使用allegro打开它，看看大师的包装操作，关注引脚的数量和标签，如果你不能打开别人的包装，别人的高版本是无用的，如果别人是低版本，你可以先使用DB Doctor更新版本，然后打开OK。打开后，取决于是否使用焊盘和焊盘flash，需要在allegro—tools—padstack—modify design padstack点击一下，右侧options会议显示，双击每个打开，首先file—save保存.pad然后是文件layers检查是否使用flash，如果使用需要找到.psm文件。也就是说，封装最重要的是.dra和.psm有些文件会使用焊盘.pad有些还需要文件flash的.fsm文件。也就是说，封装最重要的是.dra和.psm有些文件会使用焊盘.pad有些还需要文件flash的.fsm无论哪个文件，只要版本太低，都可以DB doctor更新版本就OK。
这个过程一般耗时，大部分包装都会存在，也是按照建立主芯片的包装步骤一个做的。
在CIS中按照value找到相同值的电阻或电容器，统一标记包装，并将包装放入自己的包装库中。
选中dsn—tools--Annotate:
选中dsn—create netlist，此时会在CIS在保存路径中自动修建allegro进入文件夹PCB到此为止，所需的文件夹CIS模块暂时结束。只能说是暂时的结束，因为当进入时PCB布线模块布局后，会发现原理图电气连接属性和网络名需要来回修改。进入PCB布局布线后几十次正常现象。
:打开allegro，首先设置包装路径，然后导入网表，也可能导入网表失败。verlog查看错误的原因，数百个错误是正常的，需要逐一修改，直到导入成功。place中manually检查所有元件是否导入。
：这个过程需要考虑后期布线的便利性
：例如单位是mm还是mil、网格设置和界面尺寸是开发版尺寸的两倍。
首先根据芯片板的规格和尺寸大致设置outline，然后Z-copy绘制出package keepin、route keepin尺寸和具体收缩尺寸需要调查加工厂的精度。例如，深圳嘉立创的生产技术要求详细标明了收缩尺寸。如果尺寸不合适，以后可以修改。
一般来说，如果组件超过数千万个，可以放在上、下、右侧。
例如color中的pin、etch、丝印层显示；再比如飞线不显示等，看怎么顺眼设置，布局方便。
A、标准座子（USB、DC、TF卡)放在两边，只要插线连接放在两边。
B、由于供电电源的共模干扰很大，电源置在下边缘。
C、主芯片例如STM32F429IGT6X/STC89C52RC-DIP40放置在中间，偏离电源一定距离。
D、根据电源输入其他芯片和剩余插件IN根据网络名顺藤摸瓜的原理图布局各模块。
E、每个模块的布局必须考虑每个模块的每个元件，后期布线顺畅，布线短，打孔少。
总之，布局模块相当于围棋的站峰。只有多考虑各个方面，才能顺利走线，少打孔，降低加工成本。
：例如，设置最小线宽、最小线间距、差异设置和开发板，设置钻孔所需的孔类型（如top、bottom、power、GND等分层）。
A、其他芯片的信号线一般采用最小线宽0.15mm，也可能用到0.2mm、0.25mm。
B、，电源线可以分配不同电源线网络的不同颜色，更舒适。根据电压大小，电源线的线宽不同，3v/3.3v一般采用0.2mm到0.5mm；5v电源线一般为0.mm到1mm，12V左右一般采用0.8mm到2mm。电源线的线宽最主要的原则是能宽则宽，好比浇地的水管，越短越宽电路中电线的无用功率损耗的视在功率就会少。（电源引脚离着比较近的话，也可以铺静态铜连接，那样最OK了）
2层板的话尽量每隔2根信号线走一条电线，4层板以上不需要地线每隔2根信号线走线，只需要打孔，会在GND层铺动态铜就OK。电线一般用0.4mm。（1mm=39.37mil），如果只有一种电源可省略划分电源区域操作。
A、铺电源动态铜：各种不同电源电压先划分出区域，然后铺动态电源层，值得注意的是每次铺铜时一定选择好右侧option的网络，不然，会出现DRC错误。从top到bottom依次铺电源动态铜。
B、铺地线GND动态铜：先按照不同的地线进行划分区域，然后铺地线动态铜，依次从top到bottom铺地线动态铜。
铺完铜后有部分小区域是隔离的，所以为了尽量产生少的孤岛，可以在top层打孔，直接打到bottom层。整体打孔的目的是尽量产生较少的孤岛，所以整体打孔无网络属性，与布线时的打孔不同。整体打孔数量不要太多太多，如果太多的话加工成本会增加，但不要不打，按照铺铜后的区域合理整体打孔就OK了。
铺完动态铜、打完整体孔后，检查后，可以消除孤岛，每层依次消除孤岛。
display—status 如果显示全绿色，那很值得恭喜，但大多数一次不会全绿色的，出现的错误，需要依次改掉，直到显示全绿色为止；有的DRC错误可以忽视（常见的有封装到封装间距、封装到走线的间距等没有实际电器连接的DRC错误）可以忽视DRC错误，Display—waiver DRCs—waive，点击界面出现DRC错误的部分。
A．先在manufacture—Artwork 添加top,bottom 这两个默认存在，需要silk_top、silk_bottom、sold_top、sold_bottom、past_bottom、past_top、drill等文件夹，然后除了drill文件外的每个文件夹采用match Display的方式进行拾取每个文件夹下的subclass。(因为drill文件夹需要在2.8.1步骤后再添加)
B、右侧visibility 显示silk_top。
C、将丝印层上的元器件的text 和valve都要显示，调整。
Text的字体设置：Prmed(小地球)设置（单位：mm）为0.6、0.8、1、0.15、 0.2 、m,然后Edit—change,右侧options选择m，框选整个区域，调节完字体大小和样式，不同加工厂家的字体还不一样，需要根据厂家技术要求来办事。
manufacture—NC –(依次设置drill customization、drill legend、NC Parameters、NC Drill、NC Route)
tools—Database Check (勾选三个方框)—check—viewlog。
Artwork(照相机)—勾选所有的文件夹—Create Artwork--点击viewlog 查看输出报告。此时allegro所保存的路径下出现gerber文件夹。（gerber文件夹需要给厂家）
（原理图CIS也可以出元件清单）
Allegro PCB：tools—Quick Reports—Bill of Materal Report(condened)，复制到excel中。
File –export—placement—export. 此时会出Place_txt.txt但不在gerber文件夹下，需要复制到gerber中。
File—export—PDF—选择skill_top和skill_bottom—export。（出现的位置在allegro保存时的路径下）
allegro操作结束
在excel一块填写如照片方式
CAM350是进一步查看开发板走线、过孔、整体孔、是否出现短路等问题，如果出现需要重新回到PCB布线操作下，一步一步操作下来，即重新设置、重新生成gerber文件，坐标文件等。
file—import—auto import—选择gerber文件下的任意一个.art文件—finish。
包括：除了gerbar文件下的.art光绘文件，
还需要钻孔文件.drl;
钻长方形/椭圆形孔的特殊形状文件.rou;
光绘文件参数文件art_param.txt;
钻孔参数文件nc_param.text;
贴片贴印位置坐标文件Place_txt.txt；