SMII即Serial MII，串行MII的意思，跟RMII信号线数据进一步减少到3个；

TXD：位宽为1的数据信号；

RXD：接收位宽为1的数据信号；

SYNC：收发数据同步信号，每10小时周期一次高电平，指示同步。

CLK_REF：125MHz，为什么100Mbps速率要用125MHz时钟？由于每8位数据中插入2位控制信号，请参见下面的介绍。

TXD/RXD以10比特为一组SYNC在SYNC在变高后的10个时钟周期内，TXD上次输出的数据是：TXD[7:0]、TX_EN、TX_ER，控制信号的含义和MII界面相同；RXD上次输出的数据是：RXD[7:0]、RX_DV、CRS，RXD[7:0]的含义与RX_DV有关，当RX_DV有效时(高电平)，RXD物理层接收的数据在上传。当RX_DV无效时(低电平)，RXD物理层状态信息数据在上传。当RX_DV无效时(低电平)，RXD[7:0]物理层状态信息数据上传。见下表:

当速率为10Mbps每组数据应重复10次，MAC/PHY芯片每10个周期采样一次。

MAC/PHY接收到数据后，芯片将串/并转换。

SSMII即Serial Sync MII，叫串行同步接口，跟SMII接口非常相似，只收发使用独立的参考时钟和同步时钟，不再像SMII收发共用参考时钟和同步时钟，传输距离比SMII更远。

SSSMII即Source Sync Serial MII，叫源同步串行MII接口，SSSMII与SSMII的区别在于参考时钟和同步时钟的方向，SSMII的TX/RX参考时钟和同步时钟都是由PHY芯片提供的，而SSSMII的TX参考时钟和同步时钟是由MAC芯片提供的，RX参考时钟和同步时钟是由PHY芯片提供的，所以顾名思义叫源同步串行.

MII接口信号列表

2、1000M接口（GE：Gigabit Ethernet 千兆以太网 1Gbps）

GMII（Gigabit MII）GMII接口都可以向下兼容MII 接口，数据位宽8bit，共使用了24个管脚，类似于FE接口中的MII，在高密器件中一般不会使用；

RGMII（Reduced GMII）接口数据位宽4bit，管脚大为减少，其采用125MHZ时钟，在时钟的上下沿同时采样数据。

SGMII（Serial GMII）接口只有收发数据信号各一及一个接收时钟可选，信号速率较高，因此所有数据和时钟采用差分信号，如果MAC和PHY芯片都带时钟，则可以不需要单独的时钟信号，只需收发各一对差分信号即可，其采用625MHZ时钟。

TBI（Ten bitinterface）接口数据位宽10bit，相对于GMII接口的主要区别在于8B/10B的编解码，如果采用GMII 接口则编解码功能需要由PHY完成，如果是TBI接口则在MAC部分完成，其需要24个管脚，一般与GMII接口共享管脚。

RTBI（Reduced TBI）接口数据位宽5bit，其它与TBI接口类似，时钟为125MHZ。

与MII接口相比，GMII的数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII接口中的一样，发送参考时钟GTX_CLK和接收参考时钟RX_CLK的频率均为125MHz(1000Mbps/8=125MHz)。

在这里有一点需要特别说明下，那就是发送参考时钟GTX_CLK，它和MII接口中的TX_CLK是不同的，MII接口中的TX_CLK是由PHY芯片提供给MAC芯片的，而GMII接口中的GTX_CLK是由MAC芯片提供给PHY芯片的。两者方向不一样。

在实际应用中，绝大多数GMII接口都是兼容MII接口的，所以，一般的GMII接口都有两个发送参考时钟：TX_CLK和GTX_CLK(两者的方向是不一样的，前面已经说过了)，在用作MII模式时，使用TX_CLK和8根数据线中的4根。

RGMII即Reduced GMII，是RGMII的简化版本，将接口信号线数量从24根减少到14根(COL/CRS端口状态指示信号，这里没有画出)，时钟频率仍旧为125MHz，TX/RX数据宽度从8为变为4位，为了保持1000Mbps的传输速率不变，RGMII接口在时钟的上升沿和下降沿都采样数据。在参考时钟的上升沿发送GMII接口中的TXD[3:0]/RXD[3:0]，在参考时钟的下降沿发送GMII接口中的TXD[7:4]/RXD[7:4]。RGMI同时也兼容100Mbps和10Mbps两种速率，此时参考时钟速率分别为25MHz和2.5MHz。

TX_EN信号线上传送TX_EN和TX_ER两种信息，在TX_CLK的上升沿发送TX_EN，下降沿发送TX_ER；同样的，RX_DV信号线上也传送RX_DV和RX_ER两种信息，在RX_CLK的上升沿发送RX_DV，下降沿发送RX_ER。

SGMII即Serial GMII，串行GMII，收发各一对差分信号线，时钟频率625MHz，在时钟信号的上升沿和下降沿均采样，参考时钟RX_CLK由PHY提供，是可选的，主要用于MAC侧没有时钟的情况，一般情况下，RX_CLK不使用。收发都可以从数据中恢复出时钟。

在TXD发送的串行数据中，每8比特数据会插入TX_EN/TX_ER 两比特控制信息，同样，在RXD接收数据中，每8比特数据会插入RX_DV/RX_ER 两比特控制信息，所以总的数据速率为1.25Gbps=625Mbps*2.

其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接PHY芯片，此时8B/10B变换在MAC芯片中完成了。8B/10B变换的主要作用是扰码，让信号中不出现过长的连“0”和连“1”情况，影响时钟信息的提取，关于8B/10B变换知识，我后续会单独介绍。

大多数芯片的TBI接口和GMII接口兼容。在用作TBI接口时，CRS和COL一般不用。

RTBI即Reduced TBI，简化版TBI，接口数据位宽为5bit，时钟频率为125MHz，在时钟的上升沿和下降沿都采样数据，同RGMII接口一样，TX_EN线上会传送TX_EN和TX_ER两种信息，在时钟的上升沿传TX_EN，下降沿传TX_ER；RX_DV线上传送RX_DV和RX_ER两种信息，在RX_CLK上升沿传RX_DV，下降沿传RX_ER。

万兆以太网接口的端口速率为10Gbps，主要有XGMII和XAUI两种，另外还有HIGIG，不过HIGIG是Broadcom公司的私有标准，这里暂不介绍。

10GE接口

XGMII（10 Gigabit MII）为32bit数据宽度，时钟采用156.25MHZ，上下沿采样。XGMII在PCB上的线长限制于7cm,当实现芯片到芯片接口时，XGMII使用HSTL（高速收发逻辑）电平，输出缓冲器电压是1.5v。

XAUI概念的提出主要是增大XGMII的扩展距离(可以扩展距离到50cm)，减少信号数量(收发各4个3.125gbps的差分信号),一般将XGMII接口的32bit数据分为四组，每组进行8B/10B编解码，转换成4路3.125G的CML串行信号，即XAUI接口，接收端可以从中恢复时钟；详见下述XGMII的OSI模型图和XGMII与XAUI接口之间的转接示意图；

     XGMII的OSI模型

XGMII与XAUI之间的转换模型

TXD[31:0]：数据发送通道，32位并行数据。

RXD[31:0]：数据接收通道，32位并行数据。

TXC[3:0]：发送通道控制信号，TXC=0时，表示TXD上传输的是数据；TXC=1时，表示TXD上传输的是控制字符。TXC[3:0]分别对应TXD[31:24], TXD[23:16],TXD[15:8], TXD[7:0]。

RXC[3:0]：接收通道控制信号，RXC=0时，表示RXD上传输的是数据；RXC=1时，表示RXD上传输的是控制字符。RXC[3:0]分别对应RXD[31:24], RXD[23:16],RXD[15:8], RXD[7:0]。

TX_CLK：TXD和TXC的参考时钟，时钟频率156.25MHz，在时钟信号的上升沿和下降沿都采样数据。156.25MHz * 2 *32 = 10Gbps 。

RX_CLK：RXD和RXC的参考时钟，时钟频率156.25MHz，在时钟信号的上升沿和下降沿都采样数据。

XGMII接口共74根连线，单端信号，采用HSTL/SSTL_2逻辑，端口电压1.5V/2.5V，由于SSTL_2的端口电压高，功耗大，现在已很少使用。HSTL即High SpeedTransceiver Logic，高速发送逻辑的意思。SSTL，即Stub Series Terminated Logic，短路终止逻辑，主要用于高速内存接口，SSTL目前存在两种标准，SSTL_3是3.3V标准；SSTL_2是2.5V标准。