● 中断技术是现代计算机系统中非常重要的功能。最初，中断技术引入计算机系统只是为了快速解决问题 CPU 数据传输与慢外设的矛盾。随着计算机技术的发展，它不断被赋予新的功能——>接下来，我们将学习计算机故障检测、多程序分时操作等。

● 这里的中断技术可以理解为上一节 中断控制模式 升级展开版 (上一篇文章)。

● 中断：CPU 在执行过程中，由于某些外部或内部事件的作用， CPU 停止当前正在执行的程序，转移到事件服务中。事件服务结束后，可自动返回中断程序执行过程。

● 说明中断流程图： ??① 中断的原程序称为主程序。 ??② 中断处理程序称为中断服务子程序。 ??③ 中止主程序的地方称为断点，也就是下一个指令所在内存的地址。

● 温暖(在上一篇文章中) 中断控制模式)详细执行流程：

● 说明： ??[1] ①和②都是初始化 “打开”。 ??[2] 准备好输入设备数据后，进行③(输入选定的通信号并将数据写入接口) ??[3] 然后。输入接口会向 CPU 进行④(发出中断请求) ??[4] CPU 接到中断请求后，将进行⑤(回复中断响应，表示 CPU 准备好了） ??[5] 然后，CPU 就进行⑥(转而执行中断服务子程序) ??[6] 接，输入接口就会把接口里的数据收过来（即⑦）   [7] 最后，完成一次数据输入操作后，执行⑧（最后返回到①）

● 中断源：能够引发中断的事件，即发出中断请求的来源。（中断源可以是外部事件，也可以是 CPU 内部事件）

● 中断类型码：为了区别这些不同的中断，微机系统给每一个中断分配的一个中断号n。其取值范围是0~255。

● 微机系统中断中的各种类型中断的响应和处理过程不完全相同，主要区别在于中断类型码的获得方式不同，当 CPU 获得了中断类型码后的处理过程基本类似。   ① 对于非屏蔽硬件中断请求，CPU 内部会自动产生中断类型码。   ② 对于可屏蔽硬件中断请求，当 CPU 处于开中断状态时，由外部中断控制器将相应的中断类型码送给 CPU。   ③ 对于异常，中断类型码也是自动形成的。   ④ 对于INT n指令，中断类型码即为指令中给定的n。

● CPU 获得了中断类型码n后，中断的处理过程如下：   ① F寄存器(状态寄存器) → 堆栈(目的：保存INT n之前的各个标志位状态)   ② 使 F 中的 T 标志置 0 → 禁止单步操作，使 I 标志置0 → CPU处于关中断状态(目的：清除 I 标志和 T 标志，屏蔽新的可屏蔽硬件中断和单步中断)   ③ 将主程序断口地址 → 堆栈(目的：保护主程序的断点。细节：先压入断口的段基址 CS，再压入断口的偏移量 IP)   ④ CPU 从4n~4n+3单元取出n型服务程序入口地址 → CS:IP(目的：转入n型中断服务程序。细节：4n~4n+1单元的内容 → IP，后两个单元的内容 → CS)   ⑤ CPU 根据新的 CS:IP 的值转向相应的n型中断服务子程序。   ⑥ 当服务子程序执行完毕，执行中断返回指令。中断返回指令的功能是按顺序恢复断点处的 IP 值、CS 值和之前保护的相应中断前的标志寄存器内容 → 标志寄存器。   ⑦ CPU 根据恢复后的 CS:IP 的值返回到断点，继续执行主程序。

● 从上述过程可发现：当 CPU 获得中断类型码后，在中断向量的引导下，CPU 即可执行相应的中断服务子程序。中断向量引导作用示意图如下：

● 说明：在上图中的 “①②③④” 分别对应 “中断的处理过程” 的相应步骤，对照着看更清晰。注意其中的 “NEXT”是一个程序名。

● 中断服务子程序的结构：【后面敲的代码也是这个结构】

ISR	PROC
	保护现场 
	中断处理
	恢复现场
	中断返回
ISR	ENDP

● 中断优先级：当有多个中断源在同一时刻提出请求时，CPU 对中断响应的次序。

● 中断响应的次序是用排队器硬件实现的，中断优先级如下图所示。可以根据需要，由程序控制改变实际的中断处理次序。

"80X86响应中断的优先级如下："

中断类型       优先级
除法错中断      最高
软件中断INT n    ↓
断点中断         ↓
溢出中断INTO     ↓
NMI中断         ↓		 ; 硬件中断
INTR中断        ↓		 ; 硬件中断
单步中断        最低

● 禁止中断：产生中断请求后，CPU 不能中断现行程序的执行。

  ① 对于硬件中断，接口电路应具备 “屏蔽” 和 “开放” 的功能，这种功能由程序员通过软件去控制。

  ② 能实现中断判优（中断排队）。即当有多个中断源提出请求时，应能优先响应高级别的中断源。

  ③ 能够实现中断嵌套。

  ④ 响应中断后，能自动转入中断处理，处理完毕能自动返回断点。

▶ STI功能 ：使 F 寄存器中I标志置1，CPU 处于开中断状态。

▶ CTI功能 ：使 F 寄存器中I标志置0，CPU 处于关中断状态。

■ 格式：INT n ● 说明：n为中断类型码，是0～255之间有定义的无符号整数。 ▶功能：无条件转向n型中断服务子程序。

● INT n指令执行的详细过程：【即 CPU 响应软件中断的详细过程】   ① F 寄存器 → 栈(保存INT n之前的 F 状态)   ② 使 F 中的T标志置0 —— 禁止单步操作   ③ 使 F 中的I标志置0 —— CPU 处于关中断状态   ④ 断口地址 → 栈（先：断口基地址(CS) →栈，后：断口偏移地址(IP)→栈）   ⑤ CPU 从4n~4n+3单元取出n型服务程序入口地址 → IP:CS，从而转入n型中断服务程序。

● 这个（即IRET）就是 1.4 的那张图里面的紫色框里的东西。【IRET 这个指令，后面常用，这里加个记忆】

▶功能：依次从栈顶弹出6个元素 → IP、CS、F。 ● 说明：如果栈顶是INT n的断口地址，则执行IRET后，才能返回断点，否则不能。

● 执行INT n指令和执行IRET指令的堆栈操作示意图：

● 注意：存储地址是上低下高。若进程进行的是RET，要分远程和进程两种情况，远程的RET是：从栈顶弹出4个元素 → IP、CS 即可。进程的RET是：从栈顶弹出2个元素 → IP 即可。【注： RET 这个指令，在 6.4 用户中断的代码里面才有出现】

▶功能：先判断 F 寄存器中O标志位是否为1，如是则直接调用类型为4的中断子程序，用以处理溢出中断的情况（后续将会详细学到）。

● 由前面的学习可知，外部中断是由 CPU 以外的中断请求而引发的。而且 CPU 也只有一个引脚INTR用来接收外部的可屏蔽硬件中断请求。

① 1片 8259A 中断控制器可以管理8级外部中断（打个比方，把它比作进城收费ETC收费站，他可以同时开8个车道，但是能也分级别），并最后向 CPU 提出中断请求。通过级联，采用 “1 主 8 从” 的方式，可扩展管理64级中断。（1个在前，8个接在其后）

② 每一级中断都可以通过设置内部屏蔽字进行屏蔽或允许。（我们把 ”每一级“ 假想成 ”每一通道“ 可能好理解点）

③ 在中断响应周期，8259A 可以向 CPU 提供相应的中断向量。

④ 8259A 是很复杂的中断控制器，可以通过编程从中断触发方式、中断屏蔽方式、中断优先级管理方式、中断结束方式和总线连接5个方面对中断进行管理。

● 8259A 的内部结构图：

① 中断请求寄存器(IRR)：一个8位的寄存器。IRR 的 D₀ ~ D₇ 位分别对应着 IR₀ ~ IR₇ 引脚 ▶功能：寄存引脚 IR₀ ~ IR₇ 的中断请求信号。（IRR 的 D_i 位置为1时，表明 IR_i 引脚上有了中断请求信号 ） ② 中断屏蔽寄存器(IMR)：一个8位的寄存器。IMR 的 D₀ ~ D₇ 位分别对应着 IR₀ ~ IR₇ 引脚。 ▶功能：寄存程序员写入的中断屏蔽字。（屏蔽字某位 = 1 时，即 IMR_i 位 = 1 时，则与该位对应的中断请求信号(IRR 的 D_i 位)就不能送到中断优先权电路） ③ 优先权电路 (排队电路)：一种控制电路。 ▶功能：比较同时送达优先权电路的中断请求，哪一个级别最高。然后通过判优 “选中” 其中级别最高的中断源，然后通过控制电路，从INT端向 CPU 提中断请求。【注重对 INT 产生点记忆】

● 前三者之间的关系（即①②③之间的关系）：

● 对上图的说明：“IRR 的 D₀ ~ D₇ 位” 分别与 “IMR 的 D₀ ~ D₇ 位的非” 相与。（比如，当 IMR 的 D₀ = 1 时，则 IRR 的 D₀ 被屏蔽）

● 举例：

“样例一：”
MOV	 	AL, 11111100B 
OUT	 	屏蔽寄存器(IMR)的口地址, AL
;屏蔽 IRR7 ~ IRR2 的中断请求, 只开放 IRR1,IRR0 的中断请求

“样例二：”
IN		AL, 屏蔽寄存器(IMR)的口地址
AND		AL, 11110111B
OUT		屏蔽寄存器(IMR)的口地址, AL     
;开放 IRR3 的请求, 对其它位的请求保持原状态

● 8259A 是一个含有28个引脚的双列直插式芯片，其外部引脚图如下：【先前让对 INT 、 I N T A ‾ \overline{INTA} INTA 多产生记忆，就是在这里体现，前面的是理论，下图就是物理实件，这两个端口引脚位置清晰可见】

● 8259A 的引脚信号可分为一下4组：

① 与 CPU 总线相连的(引脚)信号：   [1] D₀ ~ D₇：(双向三态)数据线。（与 CPU 数据总线直接相连，或与外部数据总线缓冲器相连）   [2] W R ‾ \overline{WR} WR、 R D ‾ \overline{RD} RD：读写命令信号线，与 CPU 的读/写控制信号相连。   [3] CS：片选信号线，通常接 CPU 的高位地址总线或地址译码器的输出。   [4] INT：中断请求输出端。用于向 CPU 发出中断请求信号。   [5] I N T A ‾ \overline{INTA} INTA：中断响应输入信号。用于接收 CPU 发来的中断响应。   [6] A₀：地址线。通常接 CPU 低位地址总线，A₀ = 0 时是偶地址，A₀ = 1 时是奇地址。该地址线与 W R ‾ \overline{WR} WR、 R D ‾ \overline{RD} RD信号配合，可读写 8259A 内部相应的寄存器，用于选择内部端口，对应图表如下：【注意对 偶地址、奇地址 产生点记忆】

② 与 CPU 总线相连的(引脚)信号：   IR₀ ~ IR₇：与外设的中断请求信号相连，通常 IR₀ 的优先权最高，IR₇ 的最低。

③ 级联信号：   [1] CAS₀ ~ CAS₂：级联信号线。主片为输出，从片为输入，与 S P ‾ / E N ‾ \overline{SP}/\overline{EN} SP/EN 配合来实现级联。   [2] S P ‾ / E N ‾ \overline{SP}/\overline{EN} SP/EN：主/从允许缓冲线。（ 在缓冲工作方式中，用作输出信号，以控制总线缓冲器的接受( o v e r l i n e E N = 1 overline{EN}=1 overlineEN=1)和发送( o v e r l i n e E N = 0 overline{EN}=0 overlineEN=0)。当数据从 CPU 送往 8259A 时， S P ‾ / E N ‾ \overline{SP}/\overline{EN} SP/EN 输出为高电平；当反过来输送时为低电平。而在非缓冲工作方式中，它用作输入信号，表示该 8259A 是主片( S P ‾ = 1 \overline{SP}=1 SP=1)或从片( S P ‾ = 0 \overline{SP}=0 SP=0) ）

④ 级联信号：   [1] V_CC：接+5V的电源。   [2] GND：接地线。

● 8259A 的中断过程就是(微型)计算机系统响应可屏蔽硬件中断的过程。我们举一个栗子来解释其工作流程。【初始情况如下图】

● 工作流程说明：   ① 假设 IR₀、IR₆、IR₇ 上同时有3个中断请求信号。则 IRR 的 D₀、D₆、D₇ 都会由0变为1。   ② 因为 IMR 的 D₀ = 0、D₆ = 1、D₇ = 0，则 IR₀ 和 IR₇ 上的中断请会被送到优先权电路，而 IR₆ 上的中断请求会被屏蔽。（在这之前，程序员事先已经将中断屏蔽字写入中断屏蔽寄存器 ——> 目的在于决定哪些中断请求能够送到优先权电路）   ③ 假设 IR₀ 优先级高于 IR₇，则排队结果选中 IR₀ 向 CPU 发出中断请求信号。（注：8259A 由INT引脚向 CPU 发出信号）   ④ 假如当前 CPU 满足响应可屏蔽中断的条件，则可响应 IR₀ 中断，并向 8259A 发送两个连续的脉冲信号。（8259A 从引脚 I N T A ‾ \overline{INTA} INTA收到信号）   ⑤ 8259A 收到第1个脉冲信号(中断响应信号)后，会使 ISR 的 D₀ 有0变为1，同时 IRR 的 D₀ 有1变为0。（注：8259A 从引脚 I N T A ‾ \overline{INTA} INTA收到信号）   ⑥ 8259A 收到第2个脉冲信号后(中断响应信号)，会向 CPU 发送对应的中断类型码n。   ⑦ CPU 得到中断类型码n(假设这里为08H)后，会在中断向量表中找到对应中断向量，转而执行对应中断服务(子)程序，在服务程序中对通过 IR₀ 提出中断请求的外设服务。（在实模式下，CPU 会从4×n~4×n+3单元取出该中断源的中断向量 → IP、CS，从而引导 CPU 执行中断源对应的中断服务子程序）   ⑧ 8259A 的 ISR 的 D₀ 会由1变为0，表示对来自 IR₀ 上的中断请求服务完毕。同时，CPU 在执行中断服务子程序的最后一条指令IRET时，将返回被中断的程序继续原来的任务。当然，在这个例子中，在对 IR₀ 上的中断请求服务完成后，假如 8259A 的 IR₇ 上的中断请求仍然维持有效，则可以开始以同样的过程处理 IR₇ 的中断请求。

● 8259A 对中断的管理涉及多方面，每方面都有多种工作方式，如下图所示：

● 补充说明：用户可根据自己的需要，通过 8259A 初始化时写入初始化命令字和操作命令字来设置选择相应的工作方式。

● 边沿触发：IR_i 出现上升沿表示有中断请求。

● 电平触发：IR_i 出现高电平表示有中断请求。

● 常规屏蔽方式：IMR 屏蔽字决定了允许或禁止某位 IR_i 所对应的中断：IMR 的 D_i = 1表示禁止， D_i = 0 表示允许。

● 特殊屏蔽方式：提供了允许较低优先级的中断能够得到响应的特殊手段。

▶原理：假定当前正在处理 IR₆，先进入特殊屏蔽方式，然后设置 IMR 的 D₆ = 1。这时，除 IR₆ 外的所有中断请求均能得到响应。

◆ 注意：特殊屏蔽方式中只能用SEOI命令结束中断。

● 固定优先级方式：所有中断请求 IR_i 的中断优先级固定不变，默认优先级顺序从高到低为 IR₀ ~ IR₇。

● 循环优先级方式：中断源轮流处于最高优先级，即自动中断优先级循环。当某中断请求 IR_i 被处理后，其优先级别自动降为最低，原来比它低一级的中断上升为最高级。

● 中断嵌套方式的定义：在中断处理过程中允许被更高优先级的事件所中断称为中断嵌套。8259A 有如下两种中断嵌套方式。

● 普通全嵌套方式(默认方式)：当某一中断正被处理时，只有更高优先级的事件可以打断当前的中断处理过程而被服务。

● 特殊全嵌套方式：当某一中断正被处理时，允许同级或更高优先级的事件可以打断当前的中断处理过程而被服务。

● 中断结束处理方式定义：当某一 IR_i 中断被服务时，ISR 中的相应位 D_i = 1。当服务结束后，则必须清零该 D_i 位。注：使 ISR 中的 D_i = 0 是通过向 8259A 发出中断结束命令（EOI命令）实现的。