同步电路：存储电路中所有触发器的时钟输入端都连接到相同的时钟脉冲源，因此所有触发器状态的变化都与添加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，一些触发器的时钟输入端与时钟脉冲源连接，与时钟脉冲同步，而其他触发器的状态变化不与时钟脉冲同步。 线与两个门电路的输出端并联，实现和逻辑功能。硬件应使用OC同时，在输出端口增加上拉电阻，相关文章：梳理推拉、开漏、OC、OD。由于不用OC门可能会使灌溉电流过大，烧坏逻辑门。 在组合逻辑中，由于门的输入信号通道延迟不同，到达门的时间不一致称为竞争。 产生毛刺称为冒险。判断方法：代数法、图形法（是否有所有卡诺圈）、表格法（真值表）。 如果布尔式有相反的信号，可能会产生竞争和冒险。 冒险分为1冒险和0冒险。解决方案:一是添加布尔式消除项；二是在芯片外加电容；三是添加选择信号。 SRAM：存储器静态随机存取（Static Random-Access Memory，SRAM）它是一种随机存取存储器。 SSRAM：Synchronous Static Random Access Memory 缩写，即同步静态随机存取存储器。 SDRAM：同步动态随机存取内存（synchronous dynamic random-access memory，简称SDRAM）有一个动态随机访问内存的同步接口（DRAM）。 SSRAM所有访问始于时钟的上升/下降。地址、数据输入和其他控制信号都与时钟信号有关。 这一点和异步SRAM不同，异步SRAM访问独立于时钟，数据输入和输出由地址变化控制。 SDRAM：Synchronous DRAM同步动态随机存储器。 FPGA是可编程ASIC。 ASIC，专用集成电路是专门为用户设计和制造的电路。根据用户的具体要求，全定制半定制集成电路可以低开发成本、短交货周期供应。 还有门阵列等ASIC（Application Specific IC）相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。 单片机上电后不工作，首先要检查什么？ 首先，确认电源电压是否正常。用电压表测量接地引脚与电源引脚之间的电压，看是否为电源电压，如常用的5V。 下一步是检查复位引脚电压是否正常。分别测量按复位按钮和放开复位按钮的电压值，看是否正确。 然后检查晶体振动是否振动。一般来说，用示波器检查晶体振动引脚的波形；经过以上检查，一般可以消除故障。 如果系统不稳定，有时是由于电源滤波不良。在单片机的电源引脚跟之间连接0.1uF相关文章：EMC保护过程中的滤波电容器。如果电源没有滤波电容，则需要连接更大的滤波电容器，如220uF是的。当系统不稳定时，可以试试电容器。电容器位置越靠近芯片越好。 同步逻辑是时钟之间固定的因果关系。异步逻辑是时钟之间没有固定的因果关系。 你知道哪些常用逻辑电平？TTL与COMS电平能直接连接吗？ 常用逻辑电平：12V，5V，3.3V。 TTL和CMOS不能直接连接，因为TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL可直接连接。TTL接到CMOS需要在输出端口加上拉电阻才能接收到5V或者12V。 亚稳态是指触发器在规定时间内无法达到可确认状态。当触发器进入亚稳态时，不能预测单元的输出电平，也不能预测输出何时稳定在正确的电平上。 在亚稳态期间，触发器输出一些中间电平或可能处于振荡状态，这种无用的输出电平可以沿信号通道上的每个触发器级联传输。 解决方案主要有： 降低系统时钟；
使用反应更快的触发器（FF），锁存器（LATCH）；
引入同步机制，防止亚稳态传播；
提高时钟质量，使用边缘快速变化的时钟信号；
使用工艺好、时钟周期大的器件。
触发器：能够存储二值信号的基本单元电路统称为触发器。 锁定器：触发器只能传输或存储一个数据，通常希望在实际工作中传输或存储多个数据。因此，多个触发器的时钟输入端CP连接起来，用公共控制信号控制，每个数据端口仍然独立接收数据。一次传输或存储多个数据的电路称为锁定器。 寄存器：在实际的数字系统中，可用于存储一组二进制代码的同步时序逻辑电路通常称为寄存器。由于触发器具有记忆功能，因此使用触发器可以很容易地形成寄存器。因为触发器可以存储一个二进制码，所以连接n个触发器的时钟端口可以形成一个存储器 n二进制码寄存器。 区别：从存储数据的角度来看，存储器和锁定器的功能是相同的，区别在于存储器是同步时钟控制，锁定器是电位信号控制。 可以看出，寄存器和锁定器有不同的应用程序，这取决于控制方法和控制信号与数据信号之间的时间关系：如果数据信号有效，则只能使用锁定器；如果数据信号提前到达并需要同步操作，则可以使用寄存器存储数据。 异步复位不受时钟的影响。当芯片系统初始化（或通电）时，需要这样一个全球信号来对整个芯片进行整体复位，并达到初始确定状态。同步复位需要在时钟复位整个系统。 在多时域设计中，如何处理信号跨时域？ 不同时钟域之间的信号通信需要同步处理，以防止新时钟域一级触发器的亚稳态信号影响下级逻辑。对于单个控制信号，可使用两级同步器，如电平、边缘检测和脉冲，可使用多个信号FIFO、双口RAM、握手信号等。 跨时域信号应通过同步器同步，以防止亚稳态传播。例如，如果时钟域1中的一个信号应该发送到时钟域2，那么在该信号发送到时钟域2之前，在进入时钟域2之前，应该通过时钟域2的同步器同步。 这个同步器是两级d触发器，时钟是时钟域2的时钟。这是时钟域1中的信号，可能不满足时钟域2中触发器的建立和维护时间，产生亚稳态，因为它们之间没有必然的关系，它们是异步的。 这只能防止亚稳态传播，但不能保证采集数据的正确性。因此，通常只同步少数位数的信号。例如，控制信号或地址。当同步是地址时，地址通常应使用格雷代码，因为格雷代码每次只改变一个，相当于每次只使用一个同步器，这可以降低错误概率，如异步FIFO的设计中，比较读写地址的大小时，就是用这种方法。 如果在两个时钟域之间传输大量数据，可以使用异步FIFO解决问题。 我们可以跨越ClockDomain加一个低电平使能。LockupLatch以确保Timing能正确。 静态时间序列分析是利用疲惫的分析方法提取整个电路的所有时间序列路径，计算这些路径上信号的传输延迟，检查信号的建立和维护时间是否满足时间序列要求，通过对最大路径延迟和最小路径延迟的分析，发现违反时间序列约束的错误。 它不需要输入向量就能耗尽所有路径，运行速度快，占用内存少。它不仅可以对芯片设计进行全面的时间序列功能检查，还可以利用时间序列分析的结果来优化设计。因此，数字集成电路设计的验证越来越多地用于静态时间序列分析。 动态时序模拟是一种常见的模拟，因为不可能产生完整的测试向量，覆盖门级网表中的每条路径。因此，在动态时序分析中，路径上可能存在的时序问题无法暴露。 锁相环是一种反馈电路，它使电路上的时钟与外部时钟同步。 PLL通过比较外部信号的相位和压控晶振动（VCXO）在比较过程中，锁相环电路将根据外部信号的相位不断调整当地晶体振动的时钟相位，直到两个信号的相位同步。 锁相环是数据采集系统中非常有用的同步技术，因为不同的数据采集板卡可以通过锁相环共享相同的采样时钟。 因此，所有板卡有自己的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。 由于每个板卡的采样时钟都是同步的，集可以同时严格进行。 基本放大电路可分为共发射极放大电路、共基极放大电路和共集电极放大电路，简称共基、共射、共集放大电路。 共射放大电路可以放大电流和电压还可以放大电压。输入电阻在三种电路中，输出电阻大，频带窄。通常用作低频电压放大电路的单元电路。 共基放大电路只能放大电压，不能放大电流。输入电阻小。电压放大倍数和输出电阻与共射放大电路相当。频率特性是三种连接方法中最好的电路。常用于宽频带放大电路。 共集放大电路只能放大电流不能放大电压，是三种接法中输入电阻最大、输出电阻最小的电路，并具有电压跟随的特点。常用于电压放大电路的输入级和输出级，在功率放大电路中也常采用射极输出的形式。 共集放大电路只能放大电流，不能放大电压。它是三种连接方法中输入电阻最大、输出电阻最小的电路，具有电压跟踪的特点。常用于电压放大电路的输入输出水平，射极输出常用于功率放大电路。 转载:vx公众号 STM32嵌入式开发