涉及电路设计MCU或者CPU当其他时钟电路时，会有晶体振动，它们都依赖于时钟信号。晶体振动是电路的心脏，如果心脏不能跳动，电路就不能工作。
当我们设计晶体振动电路时，我们会下意识地连接两个电容器。以前，我们直接参考电路设计。我们不明白为什么会这样做。今天，我们将花一点时间简单地理解它。原来添加的两个电容器是为了构成，单片机设计中最常用的冲击电路模型是皮尔斯冲击器。
晶体振动的一个重要参数是负载电容值，另一个重要的测试指标是振荡裕度，振荡裕度至少大于或等于1，振荡电路可以正常工作。
一.晶振电容的计算
1.1 晶振的拓扑图(皮尔斯震荡电路)
典型的皮尔斯冲击电路通常由C-MOS反相器(在MCU内部)、反馈电阻(大部分也在MCU由阻尼电阻、外部负载电容和晶体振荡器组成。
1.2 晶振的计算
晶振X1.外部负载电容CX1、CX2构成冲击电路。由于晶体振动在谐振过程中是感性的，因此可视为电容器三点冲击电路中的电路X1、CX1、CX二是串联关系，晶振负载电容计算方法为：
CL = ((CX1*CX2)/(CX1 CX2)) CS。
式中：
CL：晶体振动负载电容；
CS：晶振引脚到MCU引线杂散电容器之间的值一般为2~5pF。
在选择晶振两端的电容时，CX1和CX因此，公式可以简化为：
CL = ((CX1*CX1)/(CX1 CX1)) CS；
CL = (CX1 / 2) CS。
可以得到CX1为：
CX1 = 2(CL - CS)。
在实际应用中，准确得到CS值相对困难。我们可以通过测量晶体振动的频率来判断外部电容器的选择是否合适。当发现晶体振动频率较高时，可以增加电容器，反之亦然。
二.晶振的测试
2.1 测试方法
当我们选择外部电容器时，为了判断晶体振动拓扑是否稳定，我们可以进行裕度测试。常用的裕度测试方法是负阻测试。测试方法是在晶体振动支路上串联一个电阻。负阻测试拓扑图如下：
如图所示，在测量负阻时，在晶振支路中串联一个电阻，电阻值的大小取晶等效电阻(晶振数据手册可以找到)3~5倍(医疗或汽车级应用可取5倍)~10倍测试)，当接入电阻时，晶振仍能正常振动，说明晶振拓扑稳定。
注：串联电阻仅在试验过程中加入，在正式批量生产过程中，不允许存在，不混淆阻尼电阻和负阻。
2.2 增加裕度的方法
-
：减少外部电容会增加C-MOS反相器输出端的阻抗增加了振荡电路的负阻，增加了振荡裕度。减少外部电容后，应及时检查晶体振荡频率是否偏离所需值。
-
：在降低阻尼电阻后，需要检查晶体振动的激励源是否超过晶体振动的额定功率，以避免因功率过大而损坏晶体振动。
-
：选择晶振时，检查晶振的内阻值，内阻越小，裕度越大。