ATE工作总结(1)
- 前言
- 一、ATE是什么？
- 二、ATE测试的流程
-
- 1.制定测试方案
- 2.OS测试
- 3.DFT测试
- 总结
前言
不 知 不 觉 已 经 从 事 A T E 测 试 岗 位 快 一 个 年 头 了 。 不知不觉就从事了ATE测试岗位快一年了。 不知不觉已经从事ATE测试岗位快一个年头了。
作为一名通信专业的研究生，他在找工作时没有考虑做芯片测试。因为硕士阶段主要跟导师做导师FPGA相关发展(也受够了本科毕业不断面对matlab想想如何调整算法的日子，不想做那种看起来没有实际用途的模拟)，毕业也想找FPGA相关的岗位，然后也是在找工作的过程中发现可以进入芯片行业，就尝试投递简历（当时秋招半导体还并算不上风口，我特别记得海思刚被制裁找工作。我们害怕去海思。主管打电话给我，让我提前尝试。我没有去。现在我真的很后悔）。巧合的是，一家打算抓住我的公司被分配到芯片测试岗位。
当时，我不知道芯片测试的职位。我基本上是在知乎上劝退帖子。当时，我也很纠结，但我受不了开的工作真的很高（钱的本质），所以我最终决定来。当时，在确定之后，我也试图考虑我未来的工作计划。我想先工作一整年，然后转到设计相关的职位，因为我的导师总是灌输我在找工作时做设计工作的想法，这样才能有发展前景和护城河，不容易被取代。当然ATE工程师也不坏，也不可替代，当然这都是后话。
就这样，我从通信专业的学生变成了芯片测试工程师。在这个过程中，我一直在嘲笑一个名词–DFT认知过程的变化。对于通信，DFT是离散傅里叶变换，在找工作做软件开发时，DFT成为算法中的深度优先遍历；最后决定投资半导体行业，有了新的含义–可测性设计（Design for Test）。
$本帖记录在今年的工作中ATE知识。ATE该职位本身涉及软件编程和硬件生产，这是半导体行业罕见的软硬兼修职位。当然，对两者的要求并不那么严格。就工作性价比而言，ATE这是一个很好的职位。加班不多，可以life and life balance，转岗的原因可能更多的是虚荣心和未来规划。毕竟设计更好(不)。ATE更重要的是，在上海，以后换到其他城市可能不方便，在上海上车对一个穷人来说压力太大，这是我的考虑。
既 然 选 择 了 就 只 顾 风 雨 兼 程 吧 。 既然选择了，就只考虑风雨兼程。 既然选择了就只顾风雨兼程吧。
一、ATE是什么？
ATE (automatic test equipment)从字面是指芯片测试所用的自动化测试设备，ATE工程师是基于该设备的相应开发人员。事实上，这种基于设备的概念当然不是操作员的概念fab也有操作员的职位，所以网上的负面评价很多都来自fab工厂里的这个职位。
如同做FPGA你可能是基于赛灵思的FPGA使用专用软件的平台vivado开发；和ATE开发是基于V93K使用专用软件测试设备Smartest进行开发。
在FPGA领域，有两大厂商Altera和Xilinx，芯片测试领域也有两大巨头，爱德万（Advantest）和泰瑞达（Teradyne），市场占据了大部分。FPGA复旦微这一领域致力于实现FPGA国内替代企业在芯片测试领域也有许多国内企业，如加速技术。我相信它们可以在不久的将来实现真正的国内替代。
在今年的工作中，我只接触过爱德万V93K测试机器，所以记录爱德万机器的工作经验。
二、ATE测试的流程
1.制定测试方案
芯片需要制定测试方案Tape out之前完成的，针对芯片IP如何制定详细的测试计划进行测试。芯片中的数字逻辑部分可以通过DFT向量覆盖，但就像IP这种购买的电路结构不会像自研电路那样提供透明RTL需要遵循的电路IP的datasheet黑盒的概念是使用特殊协议进行交互，所以在检测中是否有缺陷(这里芯片检测中的缺陷是指生产过程中的物理缺陷)时，有必要IP核的交互引脚导致芯片pad或将寄存器读写协议转换为JTAG协议，导出芯片JTAG的pad引脚，即实现通过pad可访问引脚IP只有这样才能判断核pass/fail。
所以在ATE在测试方案中，更多的是为了IP的TEST另外是常规方案OS测试、DFT测试、以及DC测试。
2.OS测试
OS测试是测试电路的短路和开路。
一是电源管脚短路试验，通过force小电压测量电流的方法，如果电流太大，就意味着短路，这是具体的limit回片后可根据芯片的性能进行收紧，在高温和低温试验中也需要设置特殊的limit。
下一步是普通io这实际上是短路开路测试的测试io上下拉口保护二极管。保护二极管存在时，可以保证电压clamp在保护范围内。当然有的io有些像模拟io没有保护二极管，这可能是一个电阻值，可以卡住limit也可以不卡。这个是通过force小电流测电压来实现的，正常的电压会在0.2-0.9以及-0.9–0.2。为了节省测试时间，这将通过FUNCTION构造向量的方向量的方式中，cylce让管脚判断M，其他置0，最后全置0M。如果确定是fail了，再通过PPMU的方式测fail的具体电压值，因为PPMU一个一个测试的话，开启的过程会有延时，不一起测又无法定位具体的管脚。
在进行OS测试时要注意将relay复位，测试EFUSE管脚后将ralay切掉，防止误烧写efuse。
另外在整个测试flow的最后，为了防止测试完成之后OS出现问题，即测试本身引入了问题，在flow的最后在重新测试一遍OS。
3.DFT测试
DFT部分，分为DC_CHAIN ,DC_SCAN，AC_CHAIN，AC_SCAN，MBIST，另外测试IDDQ静态功耗所用的向量也是DFT工程师来提供，运行到特定的位置，可能选择10个特定的cycle位置（这个位置好像软件自动生成，DFT工程师也不清楚具体怎么定的））。在CHIAN和SCAN运行前一般还会运行相应的setup向量，主要就是通过JTAG配置io的驱动大小，输入输出模式，另外AC还会配置向量运行时的PLL。
总结
以上就是今天要讲的内容，后续会接着更新，作为转岗过程中的一个见证，也算为ATE工作做一个总结。