开始介绍数字电子技术的一些知识点，从最基本的逻辑门设备开始。 集成电路的分类方法有很多种，可以根据集成度、处理信号或晶体管类型进行分类。大多数集成逻辑门都是是的，这里要学会识别DIP包装的引脚号分布。芯片上通常有几个相同但独立的门电路，每个门电路的输入数量为。
集成门的主要技术指标
逻辑电平和噪声容量
几个表示逻辑0和1的关键电压参数反映了输入和输出的逻辑电压范围。 噪声容量可以理解为自己的输出被自己的输入端认可，最大能承受多少噪声。
常见的TTL门指标
输出高电平典型值为 3.6V 3.6 V ， UOHmin=2.4V U O H m i n = 2.4 V 低电平输出的典型值为 0.3V 0.3 V ， UOLmax=0.4V U O L m a x = 0.4 V 开门电压 UIHmin=2V U I H m i n = 2 V ，关门电压 UILmax=0.8V U I L m a x = 0.8 V 还有一个重要的电压参数是阈值电压，是决定电路输出级截止和导通的分界线，TTL门的 Uth=1.4V U t h = 1.4 V 噪声容限 UN=0.4V U N = 0.4 V
电流特性与驱动能力
输入电流
对于TTL门来说，输入端电流即是发射极电流，当输入有低电平的时候，三极管导通，电流大小由电阻确定，和输入端数无关；当输入为高电平时，三极管截止，电流大小就是 ICEO I C E O 电流大小与输入端数量有关。 典型的TTL门 IIS=1.6mA,IIH=40μA I I S = 1.6 m A , I I H = 40 μ A
输出电流
显然看出，低电平输出时是灌电流，高电平输出是拉电流。为保证输出级不进入饱和状态，不能使输出电压偏离合理范围，故有参数如下：
扇出数
由门电路的输入和输出特性可以确定扇出数，即一个输出最多能驱动同类型门的个数。这里要注意输入高低电平时输入端数量是否和电流有关系，一般扇出数取灌电流负载能力和拉电流负载能力中的较小值。
传输时延与功率
定义输入波形下降50%到输出波形上升沿50%之间的延迟时间，称为门输出由低电平升到高电平的传输时延，称为截止延迟时间 tPLH t P L H ，反过来称为导通延迟时间 tPHL t P H L 。取两者的平均值或较大值为传输延迟时间 tpd t p d 。一般而言，传输延时随扇出数线性增加。 由于低功耗的目标和开关速度的要求相矛盾，所以定义 M=P∗tpd M = P ∗ t p d 作为衡量一个门的品质指标。
输入负载特性
负载特性指输入端通过一电阻接地所表现出来的特性。 对于CMOS门来说，由于栅级没有电流，所以这样接输入始终相当于接低电平。 对于TTL门来说，因为基极存在电流，所以随着电阻的增大，会使输入的电压变大，一般定义有( Roff≈1kΩ R o f f ≈ 1 k Ω )，即若电阻比它小输入视为低电平，和( Ron≈10kΩ R o n ≈ 10 k Ω )，当电阻比它大时视为输入高电平。 对于TTL门不使用的输入端，悬空是允许的，但此时十分容易受外界的影响干扰，而且决不允许带开路长线。对于CMOS门，则是严禁输入端悬空。 理论上输入信号的边沿也是有要求的，上升下降时间过长可能会出现信号振荡。不过这个估计也不会太考。
关于集成门器件
集成门命名规范
74是民用系列，54是军用系列 对于TTL门，74SXX是肖特基逻辑子系列，L是低功耗。对于高速CMOS系列电路，常用有74HC和74HCT，其中前者为CMOS电平后者为TTL电平，前面加个A代表改进型。
TTL和CMOS
CMOS门具有功耗小、扇出能力强、电源范围宽和噪声容限大的特点。 TTL门具有速度更快，带负载能力强，但是功耗较大，集成度低的特点。 这里CMOS的扇出能力指的是带同类型的门，而带负载能力与电流关系更大。
相互驱动
TTL门驱动CMOS门主要问题是电压不匹配，上拉电阻一般可以取 10kΩ 10 k Ω 。 CMOS门驱动TTL门主要问题是电流不匹配，一般用缓冲器解决。
NMOS和PMOS符号
模电学的那些都是指内N，指外P。 箭头直接放管脚上的指外N，指内P。 不用箭头的那种加栅级加非是P不加是N。
一些特殊的门
集电极开路门（OC门）
输出端在内部与地之间有通路，而与电源之间断开。使用时需要加一上拉电阻。 可以通过将多个OC门输出端接一起实现的功能。 可以通过接另一电源实现的功能。