回忆课堂上讲的内容。
1.集成电路抗干扰能力：参数：噪声容限：TTL 小 0.4-0.8v CMOS 大 1v以上
2.集成电路的负载能力：参数：扇出系数(驱动同类门数的能力) TTL 小 一般在10以下 CMOS大 至少50
3.传输延迟时间：与输入波形相比，输出波形的平均滞后时间tpd=tphl tplh/2.(分别指示前沿滞后和后沿滞后时间)
对于CMOS反相器（功耗低，电路简单），因为我没有学习模电，我认为只要我抓住主要矛盾，知道它是用来做什么的
对于这样的反向器，个人有一个更好的记忆方法：左负右正也就是上下端VGS(th)P<0， VGS(th)N>0可以导通，当下端导通输出低电平时，由于下端接地，上端连接VDD，所以是高电平，所以实现了电平的相反输出。
4.多余输入端处理：
与门、非门:与电源、信号端并接使用。
或，或非门：接地，与信号端并接使用。
接下来，解释一些逻辑电路。
对于左图，可以看到下半部分和V>0时导通是串联的，上部是并联的，也就是说只有当A,B输入高电平时，上部相当于两个并联t3,t1都截止了，t2,t4导通，Y与地面相连，因此输出低电平，即逻辑上 1异或1为0，当A,B至少一个是低电平时，T2,T4因为串联只能在都导通的时候通过，T3,T至少有一个被导通，所以它会与之相处VDD相通即输出高电平。右图也很好理解，同理。
5.OD/OC门:输出端开路，不受电源电压影响。 应用：实现线与。
6.
. 三态门 1）高阻态： 除了高低电平，三态门还有第三个状态——高阻态。 高阻态:电路的输出状态既不是高电平也不是低电平。如果高阻态再次输入下一个电路，对下一个电路没有影响，可以理解为断路，不被任何东西驱动或驱动。
三态门常用IC输出端，又称输出缓冲器
2）下图是CMOS三态输出反相器的结构：
当EN’=0时，Y=A’： A=1,G4、G输出为高电平，T1截止、T2导通，Y=0; A=0,G4、G输出为低电平，T1导通、T2截止，Y=1; 当EN’=无论A是高是低，G输出高电平，G输出低电平，T1和T2同时截止，输出呈现高阻态。
3)三态门的应用: 减少各单元之间的连线数：
数据双向传输：