集成电路布图设计报告
集成电路布图设计实验报告
班 级：微电子1302班
学 号：1306090226
姓 名：李根
日 期：2016年1月10日
一：实验目的：
熟悉IC设计软件Cadence Layout Editor掌握集成电路原理图设计、原理图计、原理图模拟的工艺方法和技巧。
二、实验内容
1.Linux常用命令及其经典文本编辑器vi的使用
①：了解Linux操作系统的特点。
②：熟练操作如何登录、退出、关机。
③：学习Linux常用的软件和目录命令。
④：熟悉经典编辑器vi基本常用操作。
CMOS设计和分析反相器
①：进行cmos反相器原理图设计。
②：进行cmos模拟反相器的原理。
③：进行cmos反相器的布局设计。
3.CMOS与非门的设计和分析
①：进行cmos设计非门原理图。
②：进行cmos模拟非门的原理。
③：进行cmos非门布局设计
4.CMOS D设计和分析触发器
①：进行cmosD触发器原理图设计。
②：进行cmosD模拟触发器的原理。
③：进行cmosD触发器的地图设计。
总结以上学习情况
①：总结你学到的东西。
②：总结存在的不足。
③：展望集成电路布局设计的未来。
三、实验步骤(CMOS反相器)
CMOS设计反相器原理图
内容：首先建立自己Library，建立原理图cell，其次，通过调用库中的设备绘制原理图，然后进行检错和修正，具体操作如下：
在Terminal视窗下键入icfb，打开CIW；
Tool→Library Manager；
File→New→Library；
在name栏填上Library名称；
选择Compile a new techfile；
键入～/0.6um.tf；
File→New→Cell view,在cell name键入inv，tool选择schematic，单击OK；
点击Schematic视窗上的指令集Add→Instance，出现Add Instance视窗；
通过Browse analogLib添加库中要使用的元件；
快捷键‘W组件之间的连接；
快捷键‘P’根据input和output添加并连接引脚；
点击各元器件快捷键q标记相关信息，如model name，width，length；
Design→Check and Save，如果有错误，原理图上的相应部分会闪烁，选择Check→Find Marker检查错误的原因；
Design→Create cellview→From cellview产生反相器；
点击【@artName】快捷键‘q出现属性窗口，根据特点改名；
用add/shape来修饰symbol修饰外观；
检错并保存。
CMOS模拟反相器原理
在schematic view窗口中选择tools→analog environment
点击setup→simulator/Director/Host选择模拟工具，一般采用默认；
点击setup→model path指定所选模型；
添加输入端信号；
单击Analysis→Choose选择分析类型和模拟时间；
添加需要测量的引脚；
生成网表并模拟；
保存模拟文件；
CMOS反相器布局设计
首先，建立自己的文件夹并导入仓库文件并运行Cadence
建立自己的工艺库、设计库和布局库，然后用自己的布局打开布局界面。
步骤：PSUB→NWELL→ACTIVE→POLY1→NIMP→PIMP→CONTACT→METAL1
四、实验结果
(见附图)
实验心得
设计方法、技巧和需要注意的问题
连接电路图时，要注意节点的处理，不能同时连接到一个节点，否则在Check例如示错误，比如vdc所有的-都要接地，这些连接都不能连接到gnd一点，应该把它们全部分开。
同样，在绘制地图时，要了解管道的排版，既不能太分散，也不能太紧凑，太分散，整个图片看起来太空，太紧凑，DRC容易产生过多的白色交叉线，事后调整排版，又要花费不必要的时间。
在绘制地图的过程中，尽量避免不同材料之间的交叉重叠。重叠过多会影响美观。当然，在避免不可避免的情况下，要灵活排版，注意控制交叉材料的长度和宽度。简言之，我们的地图必须尽可能漂亮。
总结
掌握cadence使用它确实花了我很长时间。我仔细看了这个实验cadence