对PCB随着一轮蓝牙设备、蜂窝电话和3，板材的设计要求越来越高G随着时代的到来，工程师们越来越关注它RF电路设计技巧。射频(RF)由于理论上电路板设计存在诸多不确定性，因此常被形容为黑艺术，但这种观点只是部分正确，RF电路板设计也有许多标准和不可忽视的规则。不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有很多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层压板、波长和驻波，所以这些都是手机EMC、EMI影响很大机影响很大。PCB板的在设计RF总结布局中必须满足的条件：
3.1 尽可能高功率RF放大器(HPA)低噪声放大器(LNA)简单来说，隔离就是让高功率RF远离低功率的发射电路RF接收电路。手机功能多，元器件多，但是PCB空间小，考虑到布线设计过程限制最高，所有这些都对设计技巧有很高的要求。此时可能需要从四层到六层设计PCB让他们交替工作，而不是同时工作。有时还包括高功率电路RF缓冲器和压控振荡器(VCO)。确保PCB板上至少有一整块高功率区，最好上面没有过孔。当然，铜皮越多越好。敏感的模拟信号应尽可能远离高速数字信号和RF信号。
3.2 设计分区可分为物理分区和电气分区。物理分区主要涉及部件布局、方向和屏蔽；电气分区可继续分解为电源分配RF接线、敏感电路、信号、接地等分区。 3.2.1 我们讨论物理分区。元器件布局是为了实现卓越RF最有效的技术是设计的关键RF路径上的部件，并调整其方向RF尽量减少路径长度，使输入远离输出，并尽可能远离高功率电路和低功率电路。 最有效的电路板堆叠方法是将主地面(主地)布置在表面下的第二层，并尽可能多地堆叠RF线走在表面。将RF尽量减少路径上的过孔尺寸，不仅可以减少路径电感，还可以减少主地上的虚焊点，减少RF能量泄漏到层叠板其他区域的机会。在物理空间中，多级放大器等线性电路通常足以使多个电路RF区域相互隔离，但总有多个双工器、混频器和中频放大器/混频器RF/IF信号相互干扰，所以这种影响必须小心减少。
3.2.2 RF与IF走线应尽可能跨越十字路口，并尽可能地。正确的RF路径对整块PCB板的性能非常重要，这就是为什么部件布局通常在手机上PCB板材设计占大部分时间的原因。在手机PCB在板设计中，低噪声放大器电路通常可以放置PCB板的一侧，高功率放大器放在另一侧，最后通过双工器连接到同一侧RF天线上的端和基带处理器端。需要一些技巧来确保直通过孔不会RF能量从板的一侧传递到另一侧，常用的技术是在两侧使用盲孔。直通过孔可以安排PCB板的两面都不受影响RF直通孔的不利影响最小化干扰区域。有时不太可能在多个电路块之间保证足够的隔离。在这种情况下，必须考虑使用金属屏蔽来屏蔽射频能量RF在区域内，金属屏蔽罩必须焊接在地面上，必须与部件保持适当的距离，因此需要占用宝贵的PCB板空间。尽可能保证屏蔽的完整性是非常重要的。进入金属屏蔽的数字信号线应尽可能进入内层，最好进入下层PCB是地层。RF信号线可以从金属屏蔽罩底部的小间隙和接地间隙的布线层中走出，但间隙周围应尽可能多地布置，不同层上的接地可以通过多个孔连接在一起。
3.2.3 芯片电源的适当有效去耦也很重要。许多集成了线性线路的线性线路RF芯片对电源噪声非常敏感，通常每个芯片都需要使用高达四个电容和一个隔离电感，以确保所有电源噪声的过滤。集成电路或放大器通常有一个泄漏极输出，因此需要一个上拉电感来提供高阻抗RF负载和低阻抗直流电源，同样的原理也适用于去耦这个电感端的电源。有些芯片需要多个电源才能工作，所以你可能需要两到三套电容器和电感器分别去耦，电感器很少并行靠在一起，因为它会形成空芯变压器并相互感应产生干扰信号，所以它们之间的距离至少相当于其中一个设备的高度，或者直角排列以减少相互感应。
3.2.4 电气分区原则与物理分区一般相同，但也包含其他一些因素。手机的某些部分使用不同的工作电压，并在软件的帮助下控制，以延长电池的工作寿命。这意味着手机需要运行多种电源，这给隔离带来了更多的问题。电源通常从连接器引入，并立即去耦，以过滤电路板外的任何噪声，然后通过一组开关或稳压器分配。手机PCB板上大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大器的电源单独走一条尽可能宽的大电流线，以将传输压降减到最低。为了避免过多的电流损耗，需要使用多个过孔将电流从一层传递到另一层。此外，如果高功率放大器的电源引脚端不能完全去耦，则高功率噪声将辐射到整个板上，并带来各种问题。高功率放大器的接地非常重要，经常需要设计金属屏蔽罩。在大多数情况下，同样重要的是确保RF输出远离RF输入。也适用于放大器、缓冲器和滤波器。在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到其输入端，则可能产生自激振荡。在最好情况下，它们将能在任何温度和电压条件下稳定地工作。事实上，它们可能会变得不稳定，并添加噪声和互调信号RF信号上。如果射频信号线必须从滤波器的输入端绕回输出端，可能会严重损坏滤波器的带通性。为了很好地隔离输入和输出，必须先在滤波器周围布置一圈地，然后在滤波器下层布置一块地，并与滤波器周围的主要位置连接。也是尽可能远离滤波器引脚的好方法。 另外，整个板上各地的接地要非常小心，否则会引入耦合通道。有时可以选择单端或平衡RF相关交叉干扰和信号线EMC/EMI这里同样适用的原则。平衡RF如果信号线正确，可以减少噪声和交叉干扰，但其阻抗通常相对较高，并保持合理的线宽以获得匹配信号源、接线和负载的阻抗实际接线可能有一些困难。缓冲器可以用来提高隔离效果，因为它可以将相同的信号分为两部分，并驱动不同的电路，特别是缓冲器可能需要驱动多个混合器。当混频器在RF当频率达到共模隔离状态时，它将无法正常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。缓冲器对设计很有帮助。它们可以跟随需要驱动电路的后部，使高功率输出线路非常短。由于缓冲器的输入信号电平相对较低，不易干扰板上的其他电路。压控振荡器(VCO)它可以将变化电压转换为变化频率，用于高速频道切换，但它们也将控制电压上的微噪声转换为微频变化RF噪声增加了信号。
3.2.5 必须从以下几个方面考虑，以确保不增加噪声：首先，控制线的DC直到2MHz，这种宽频带的噪声几乎不可能通过滤波去除；其次，VCO控制线通常是控制频率反馈电路的一部分，可能会在许多地方引入噪声，因此必须非常小心VCO控制线。要确保RF离线下层的地面是实心的，所有部件都牢固地连接到主地面，并与其他可能带来噪音的接线隔离。此外，要确保VCO由于电源已完全去耦，VCO的RF输出通常是一个相对较高的电平，VCO因此，输出信号很容易干扰其他电路VCO特别注意。事实上，VCO往往布放在RF在区域的末端，有时需要金属屏蔽。谐振电路与VCO但也有自己的特点。简单地说，谐振电路是一种带有容性二极管的并行谐振电路，有助于设置VCO工作频率，调整语音或数据RF信号上。所有VCO谐振电路也适用于设计原理。由于谐振电路中含有大量的元件，板上的分布面积较宽，通常在高位运行RF因此，谐振电路通常对噪声非常敏感。信号通常排列在芯片的相邻脚上，但这些信号引脚又需要与相对较大的电感和电容配合才能工作，这反过来要求这些电感和电容的位置必须靠得很近，并连回到一个对噪声很敏感的控制环路上。要做到这一点并不容易。 自动增益控制(AGC)放大器也是一个容易出现问题的地方，无论是发射还是接收电路AGC放大器。AGC放大器通常能有效地过滤噪音，但由于手机有能力处理发射和接收信号强度的快速变化，因此需要AGC在某些关键电路上，电路有相当宽的带宽AGC放大器很容易引入噪音。设计AGC线路必须遵循良好的模拟电路设计技术，这与运输输入引脚短、反馈路径短有关，两者都必须远离RF、IF或高速数字信号线。同样，良好的接地也是必不可少的，芯片的电源必须去耦。若必须在输入或输出端走长线，则最好在输出端，通常输出端的阻抗要低得多，而且不易感应噪音。通常，信号电平越高，噪声就越容易引入其他电路。在所有PCB在设计中，将数字电路尽可能远离模拟电路是一个总体原则，也适用于RF PCB设计。公共模拟地和用于屏蔽和分离信号线的地方通常同样重要。因此，在设计的早期阶段，仔细的规划、综合的组件布局和彻底的布局评价也非常重要RF远离模拟线和一些关键的数字信号RF接地铜皮应尽可能多地填充，并尽可能与主地连接。如果RF走线必须穿过信号线，所以尽量沿着它们RF一层与主地相连的布线布。如果不可能，一定要保证它们是交叉的，这样可以最大限度地减少容性耦合，同时尽可能多地在每个RF走线周围多布一些地，并将其连接到主地。另外，将并行RF线之间的距离可以最小化感性耦合。当一个实心接地面直接放置在表面下的第一层时，隔离效果最好，尽管其他做法在设计时更加小心。在PCB板的每一层，应尽可能多地布置，并将其连接到主地面。尽量将接线放在一起，以增加内部信号层和电源分配层的地块数量，并适当调整接线，以便将接地孔连接到表面的隔离地块。应当避免在PCB游离地产生在每一层，因为它们会像小天线一样拾取或注入噪音。在大多数情况下，如果你不能把它们连接到主地，你最好把它们去掉。
3.3 在手机PCB板材设计应高度重视以下几个方面 3.3.1 处理电源和地线 既使在整个PCB板内布线完成得很好，但由于电源， 考虑不周到地线造成的干扰会降低产品的性能，有时甚至影响产品的成功率。因此，要认真对待电、地线布线，尽量减少电、地线产生的噪声干扰，保证产品质量。对于每一位从事电子产品设计的工程师来说，都了解地线与电源线之间噪声的原因， 现在只表达降低抑制噪声： (1)众所周知，电源和地线之间增加了去耦电容。 (2)、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽可达0.05～0.07mm,电源线为1.2～2.5 mm。 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) (3)、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
3.3.2 数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
3.3.3 信号线布在电（地）层上 在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
3.3.4 大面积导体中连接腿的处理 在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
3.3.5 布线中网络系统的作用 在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
3.4 进行高频PCB设计的技巧和方法如下： 3.4.1 传输线拐角要采用45°角，以降低回损 3.4.2 要采用绝缘常数值按层次严格受控的高性能绝缘电路板。这种方法有利于对绝缘材料与邻近布线之间的电磁场进行有效管理。 3.4.3 要完善有关高精度蚀刻的PCB设计规范。要考虑规定线宽总误差为+/-0.0007英寸、对布线形状的下切(undercut)和横断面进行管理并指定布线侧壁电镀条件。对布线(导线)几何形状和涂层表面进行总体管理，对解决与微波频率相关的趋肤效应问题及实现这些规范相当重要。 3.4.4 突出引线存在抽头电感，要避免使用有引线的组件。高频环境下，最好使用表面安装组件。 3.4.5 对信号过孔而言，要避免在敏感板上使用过孔加工(pth)工艺，因为该工艺会导致过孔处产生引线电感。 3.4.6 要提供丰富的接地层。要采用模压孔将这些接地层连接起来防止3维电磁场对电路板的影响。 3.4.7 要选择非电解镀镍或浸镀金工艺，不要采用HASL法进行电镀。这种电镀表面能为高频电流提供更好的趋肤效应(图2)。此外，这种高可焊涂层所需引线较少，有助于减少环境污染。 3.4.8 阻焊层可防止焊锡膏的流动。但是，由于厚度不确定性和绝缘性能的未知性，整个板表面都覆盖阻焊材料将会导致微带设计中的电磁能量的较大变化。一般采用焊坝(solder dam)来作阻焊层。的电磁场。这种情况下，我们管理着微带到同轴电缆之间的转换。在同轴电缆中，地线层是环形交织的，并且间隔均匀。在微带中，接地层在有源线之下。这就引入了某些边缘效应，需在设计时了解、预测并加以考虑。当然，这种不匹配也会导致回损，必须最大程度减小这种不匹配以避免产生噪音和信号干扰。
3.5 电磁兼容性设计 电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。
3.5.1 选择合理的导线宽度 由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立元件电路，印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。
3.5.2 采用正确的布线策略 采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布局允许，最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。
3.5.3 为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。
3.5.4 为了避免高频信号通过印制导线时产生的电磁辐射，在印制电路板布线时，还应注意以下几点： （1）尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度禁止环状走线等。 （2）时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近，驱动器应紧挨着连接器。 （3）总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线，驱动器应紧紧挨着连接器。 （4）数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路，因为后者常载有高频电流。 （5）在印制板布置高速、中速和低速逻辑电路时，应按照图1的方式排列器件。
3.5.5 抑制反射干扰 为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配，即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验，对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。
3.5.6 电路板设计过程中采用差分信号线布线策略 布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线的信号线时更是如此。这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。差分PCB线通常总是成对布线，而且它们之间的距离沿线对的方向在任意位置都保持为一个常数不变。通常情况下，差分线对的布局布线总是尽可能地靠近。
本文来自: DZ3W.COM 原文网址：http://www.dz3w.com/articlescn/mobile/0078816.html （如有侵权联系作者立删）