在越来越多的应用中，模拟带宽的重要性高于其他一切。随着GSPS或RF ADC奈奎斯特域在短短几年内增长了10倍，达到了更多GHz范围。这有助于上述应用程序进一步拓宽视野，但为了达到X波段(12 GHz频率)，仍然需要更多的带宽。采样保持放大器用于信号链 (THA)，带宽可以从根本上扩展，使其远远超过ADC采样带宽，满足苛刻高带宽的应用的需求。本文将证明，针对RF在市场开发的最新转换器之前增加一个THA，超过10 GHz带宽。
GSPS转换器是当下热门，其优势在于既能缩短RF信号链，可以再次存在FPGA为使用创建更多的资源结构，如减少前端下变频和后数字下变频器 (DDC)。然而，许多应用程序仍然需要高频原始模拟带宽 (BW)，远远超过RF转换器所能达到的水平。在这种应用中，特别是在国防和仪器行业（无线基础设施），带宽仍然完全扩展到10 GHz或上述要求，覆盖范围超过C波段，越来越多的应用需要覆盖X波段。随着高速ADC人们对技术的进步是正确的GHz超高中频率高速准确区分 (IF) 需求也在增加，基带奈奎斯特征已经超过1 GHz并迅速攀升。这种说法在本文发表时可能已经过时，因为这方面的发展非常迅速。
这带来了两个挑战：一是转换器设计本身，二是将信号耦合到转换器的前端设计中，如放大器、巴伦和PCB设计。转换器性能越好，对前端信号质量的要求就越高。越来越多的应用程序需要8到14位的高速分辨率GSPS转换器，然而前端的信号质量成为了瓶颈—系统的短板决定了整个项目的指标。
本文定义的宽带是指使用数百以上MHz信号带宽的频率范围为DC附近至5 GHz-10 GHz区域。本文将讨论宽带THA或者使用有源采样网络的目的是实现无限带宽（对不起，没有玩具总动员表达符号），并重点介绍其背景理论，支持扩展RF ADC的带宽，而RF ADC光靠自己可能没有这种能力。最后，本文将解释一些考虑因素和优化技术，以帮助设计师实现可行的宽带解决方案。
高雷达、仪器和通信应用GSPS转换器应用广泛，因为它可以提供更宽的频谱来扩展系统的频率范围。然而，更宽的频谱ADC内部采样保持器本身提出了更多的挑战，因为它通常不优化超宽带操作，而且ADC一般带宽有限，在这些更高模拟带宽区域中其高频线性度/SFDR会下降。
因此，在ADC单独使用前面THA扩展模拟带宽已成为一种理想的解决方案，因此在某一精确时刻可以模拟频率非常高的/RF输入信号进行采样。该过程通过一个低抖动采样器实现信号采样，并在更宽带宽范围内降低了ADC由于采样率RF在模数转换过程中保持不变。
这种方案的好处是显而易见的:模拟输入带宽从根本上扩展，高频线性显著提高，并与之分离RF ADC性能相比，THA-ADC组件的高频SNR得到改进。
ADI的THA18系列产品 GHz在带宽范围内提供精密信号采样DC至超过10 GHz输入频率范围为9-10位线性度.05 mV噪声和<70 fs随机孔径抖动性能。该器件可以4 GSPS工作，动态范围损失很小，具体型号包括HMC661 和 HMC1061。保持这些跟踪 放大器可用于扩展带宽和/或高频线性度的高速模数转换和信号采集系统。
以单级THA HMC例如，产生的输出由两段组成。在输出波形(正差分时钟电压)的采样模式间隔中，器件成为一个单位增益放大器，在输入带宽和输出放大器带宽的约束下，它将输入信号复制到输出级。当正时钟跳到负时钟时，设备采用非常窄的采样时间孔径对输入信号进行采样，并在负时钟间隔内保持输出在相对恒定的代表采样时间信号值。配合ADC单级设备在前端采样时往往优先考虑(ADI 同时法布里有两级THA 的型号HMC1061)高速公路，1061)ADC一个已经在内部集成THA，它的带宽通常要小得多。因此，在ADC之前加一个THA如果使用双级组件(或三级组件)HMC1061)，THA在转换器前面。由于单级装置的等级较少，单级装置的线性和噪声性能通常优于双级装置。因此，单级装置通常与高速配合ADC前端采样的最佳选择。
图1. 采样保持拓扑结构：a) 单列，(1b) 双列。
开发采样保持器和ADC信号链最困难的任务之一是THA捕获采样事件的时间和应移动到ADC以上是重新采样事件的时刻 设置适当的时间延迟。设置两个高效采样系统之间理想时差的过程称为延迟映射。
在电路板上完成这个过程可能很无聊，因为纸面分析可能不考虑PCB板上时钟传输间隔造成的相应延迟，内部设备组延迟，ADC孔径延迟和时钟分为两个不同部分所涉及的相关电路(一个时钟布线用于THA，另一个时钟线用于ADC)。设置THA和ADC一种延迟方法是使用可变延迟线。这些设备可以是有源或无源的，目的是正确对准THA采样过程的时间并交给它ADC进行采样。这保证了ADC对THA采样输出波形的稳定保持模式，以准确表示输入信号。
如图2所示， HMC856 可用于启动延迟。它是一款5位QFN封装，90 ps步进为3 ps或25ps ，高速延时器32位。它的缺点是设置/遍历每个延迟设置。要使能新的延迟设置，HMC856上的每个位置/引脚都需要拉到负电压。为了解决这个问题，通过焊接下拉电阻在32种组合中找到最佳延迟设置将是一项繁琐的任务，ADI串行控制SPST开关和板外微处理器有助于更快地完成延迟设置过程。
图2. 延迟映射电路。
在最佳延迟设置中施加信号以获得最佳延迟设置THA和ADC组合，该信号应在ADC除带宽范围外。在这个例子中，我们选择了大约10个 GHz并施加-6 dBFS的电平(在FFT捕获显示屏)。目前延迟设置以二 进制步进扫描，保持信号电平和频率恒定。在扫描过程中显示和捕获FFT，收集每个延迟设置对应的基波功率和无杂散动态范围 (SFDR) 数值。
结果如图3a所示基波功率，SFDR和SNR改变每个设置的应用。如图所示，当采样位置放置在更好的地方时(THA将样本送至ADC当基波功率处于最高水平时，SFDR性能最好(即最低)。图3b延迟映射扫描的放大视图为671，即延迟应固定在此窗口/位置。请记住，延迟映射程序只对系统的相关采样频率有效，如果设计需要不同的采样时钟，则需要重新扫描。本例中，采样频率为4 GHz，这是在信号链中使用的THA设备的最高采样频率。
图3a. 每个延迟设置上的信号范围SFDR性能映射结果。
图3b. 每个延迟设置上的信号范围SFDR性能的映射结果(放大)。
首先，如果应用程序的关键目标是处理10 GHz显然，我们应该考虑带宽RF方式。请注意，ADC它仍然是一个电压装置，不考虑功率。在这种情况下，"匹配"这个词要慎用。我们发现，每个频率和100频率的转换器前端 MSPS转换器匹配几乎是不可能的；高频带宽RF ADC不会有太大的挑战依然存在。术语"匹配"在前端设计中，应表示优化可以产生最佳效果。这是一个无所不包的术语，包括输入阻抗和交流性能 (SNR/SFDR)、具体应用的最佳结果是信号驱动强度或输入驱动、带宽和通带平整度。
最后，这些参数共同定义了系统应用程序的匹配性能。在开始宽带前端设计时，布局可能是关键，设备数量应尽量减少，以减少两个相邻的设备数量IC两者之间的损失。为了达到最佳性能，这两个方面都非常重要。在连接模拟输入网络时要小心。布线长度和匹配是最重要的，过孔数量应尽量减少，如图4所示。
图4. THA和ADC布局。
通过差分模式连接信号THA输入（我们还提供单端射频信号输入的参考设计链接），形成一个单一的前端网络。为了最大限度地减少穿孔的数量和总长度，我们在这里特别小心，让穿孔不通过这两个模拟输入路径，并帮助抵消接线连接中的任何线脚。
最终设计相当简单，只需注意几点，如图5所示。所使用的0.01 F电容是宽带类型，有助于在较宽的频率范围内保持阻抗平坦。典型成品型0.1 F电容器不能提供平坦的阻抗响应，通常会在通带平坦度响应中引起更多的纹波。THA输出端和ADC输入端的5和10串联电阻有助于减少THA输出限度地降低输出峰化ADC内部采样电容网络的残余电荷注入导致失真。然而，这些值需要仔细选择，否则会增加信号衰减并迫使它们THA提高驱动强度或设计可能无法使用ADC总量程。
最后，讨论差分分流端接。当两个或两个以上的转换器连接在一起时，这是非常重要的。通常，轻负载（例如，输入端有1 k负载)有助于保持线性，抑制混响频率。120分流器 分流负载也有这种作用，但会产生更多的实际负载，本例为50 ，这正是THA希望看到并优化负载。
图5. THA和ADC前端网络和信号链。
现在看结果！检查图6中的信噪比或SNR，可以看出在15 GHz8位可以在范围内实现ENOB(有效位数)。这挺好的。想想相同性能的13 GHz您可能已经支付了12万美元的示波器。当频率向上时L、S、C当与X波段移动时，集成带宽(即噪声)和抖动限制开始变得明显，因此我们看到性能滚动。
还要注意保持THA和ADC电平恒定，ADC满量程输入通过SPI将寄存器内部改为1.0 V p-p。这有助于将THA保持在线区域，因为它的最大输出是1.0 V p-p差分。
图6. –6 dBFS时的SNRFS/SFDR性能结果。
同时显示了线性度结果或SFRD。这里，到8 GHz为止的线性度超过50 dBc，到10 GHz为止的线性度超过40 dBc。为在如此宽的频率范围上达到最佳线性度，此处的设计利用 AD9689模拟输入缓冲电流设置特性进行了优化(通过SPI控制寄存器)。
图7显示了通带平坦度，证明在RF ADC之前增加一个THA可以实现 10 GHz的带宽，从而充分扩展AD9689的模拟带宽。
图7. THA和ADC网络及信号链—带宽结果。
对于那些需要在多GHz模拟带宽上实现最佳性能的应用，THA几乎是必不可少的，至少目前是如此！RF ADC正在迅速赶上。很容易明白，在对较宽带宽进行采样以覆盖多个目标频带时，GSPS转换器在理论上具有易用性优势，可以消除前端RF带上的一个或多个向下混频级。但是，实现更高范围的带宽可能会带来设计挑战和维护问题。
在系统中使用THA时，应确保采样点的位置在THA和ADC之间进行了优化。使用本文所述的延迟映射程序将产生总体上最佳的性能结果。了解程序是乏味的，但是非常重要。最后应记住，匹配前端实际上意味在应用的给定一组性能需求下实现最佳性能。在X波段频率进行采样时，乐高式方法(简单地将50 阻抗模块连接在一起)可能不是最好的方法。
。由资深射频专家，《ADS2008/2011射频电路设计与仿真实例》《HFSS射频仿真设计实例大全》主编徐兴福创建。该号10万关注，15000加群(博士2000)，微信群包括众多单位总经理、研发总监、教授学者、IEEE Fellow、工程师等，集合全球华人射频精英。