雄关迈步2015-02-05 19:54:43
16069收藏23
一些常见的IP核整理（AXI-Interconnect和AXIVDMA）
这个IP当我们在这里的时候，核是常用的PL中增加某些IP默认选项在核时自动连接processing_system_v7_0中，选择这个后，会自动生成一个AXIINTERCONNECT将GP0或者GP1和IP核连接在一起，所以具体AXI-INTERCONNECT你在做什么？
赛灵思提供的官方文件PG在059中，它是这样描述的:
AXIInterconnect一个或多个核心连接AXI此外，它还强调内存映射的控制设备从设备到一个或多个内存映射。AXIinterconnect核心仅仅进行内存映射的设备之间的传输。
AXIInterconnect核由许多IP核实例组成(基础IP核）
AXI允许任意AXI除了定制数据宽度、时钟频率和AXI子协议(AXI4,AXI三、，这些基础IP核包括：
AXICrossbar连接一个或多个类似的连接AXI从设备到一个或多个相似的内存映射主设备
AXI数据宽度转换器
AXI时钟转换器：转换不同时钟
AXI协议转换器：AXI4、AXI3或者AXI4-LITE之间的转换
AXI数据FIFO
AXI寄存器切片
核心是AXICrossboar。
比较重要的是两个信号：一个是ACLK，另一个是ARESETN
分别是Crossbar时钟输入信号和复位信号(低效)
：
提供内存和AXI流视频类型目标外设之间的高带宽存储访问包括支持AXI4-流视频协议设备。寄存器的初始化、状态和管理AXI4-Lite访问接口。
许多视频应用程序需要帧缓冲来处理帧速率变化，图像尺寸变化(拉伸)，AXIVDMA允许设计AXI4-流接口和AXI内存映射接口之间的高带宽访问
图1-1说明了AXIVDMA数据通路之间
寄存器通过AXI4-Lite接口配置后，控制/状态逻辑块生成适当的命令Datamover来初始化AXI4内存映射控制接口的写读命令。
可配置的异步行缓冲用于处理不同频率的内存映射和流处理接口之间的差异。
在写作通道上，AXIVDMA在AXI4-流从属接口接收帧并将其写入使用AXI4内存映射控制接口的系统内存。写作通道是S2MM通道。
在阅读通道上，AXIVDMA使用AXI4内存映射控制接口从系统内存中读取帧数据并输出AXI在4流控制接口上。读取通道是指MM2S通道
还有一个三帧缓冲的例子，三帧缓冲或删除/增加帧同步器AXIVDMA的常见应用。三帧缓冲能够被用来在两个不同的时钟域间不间断的传递图像帧，一般的三帧缓冲使用3个不同帧存储来写或者读内存，在任何时候都不允许读写相同位置的帧数据，这样就避免了传输间断。
ZYNQ学习之路3. 定制AXI IP核
ZYNQ硬核是最大的优点A9处理器与FPGA处理器可以扩展任何用户想要的外设(数字逻辑外设)，FPGA通过处理器AXI连接高速总线，提供处理器到达FPGA的高速带宽(ZYNQ7000最高8Gbps)。AXI总线协议相当复杂。幸运的是，Xilinx提供了AXI对于包装工具，开发人员只需在指定位置添加自己的逻辑功能代码，大大简化了开发过程。ZedBoard已经介绍了如何推出官方例子Xilinx做好的AXI总线IP（如AXI_Timer、AXI_GPIO等)添加到项目中，让我们自己写一个简单的AXI读取板上的四个总线设备Swtich状态，并控制3LED的外设。
首先检查开发板的原理图，确定LED和开关的引脚：
根据原理图理图确定为：
表1. LED和开关引脚 元件 LED_R LED_G LED_B SW1 SW2 SW3 SW4 引脚 R14 Y16 Y17 R19 T19 G14 J14 1.1 在vivado在开发环境中新建一个LED_AXI该项目生成了一个名称system的Block Diagram文件
再添加ZYNQ7 Processing System在这个原理图中创建内核系统vivado工程及Bloack Diagram如下：
双击ZYNQ7 Processing System，配置ZYNQ的DDR为MT41K256M16 RE-125
配置MIO48，MIO49为uart1的引脚
1.2 下面开始创建自定义LED和开关IP核
点击菜单Tools->Create and Package IP...
点击next, 选择Create a new AXI4 peripheral项目，以上三个是包装当前项目。
修改IP名称及储存位置：
这里显示了AXI总线接口的名称接口时间Slave, 32位数据位宽，IP四个寄存器，点击finish完成设计。
打开IP Catalog我们可以看到界面LED_IP_v1.0，此时这个IP没有任何功能。
右键选中LED_IP_v1.0，然后选择Edit in IP Packager项。点击OK，另一个软件将被打开vivado窗口对这个IP进行编辑
双击顶层文件LED_IP_V1_0.v打开，在下图中添加LED定义和开关的引脚端口：
在顶层文件LED_IP_V1_0.v以下位置对LED和开关引脚例化：
打开LED_IP_v1_0_S00_AXI.v在以下位置添加文件LED定义和开关的引脚端口：
屏蔽AXI总线对slv_reg0操作。对于寄存器，输入端口不能自行拉低或拉高，因此写作操作无效，必须屏蔽。
在程序的最后注释(////Add user logic here)在位置添加代码以实现其逻辑功能。以下代码是基于slv_reg读取开关状态，slv_reg1设置LED的状态。如果看不懂建议再回顾以下verilog基础吧！
<span style="color:#33cc00;">// Add user logic here</span> always @( posedge S_AXI_ACLK ) begin if ( S_AXI_ARESETN == 1'b0 ) begin LED <= 0; end else begin &nbs; LED <= slv_reg0[2:0]; end end always @( posedge S_AXI_ACLK ) begin slv_reg0[3:0] <= SWITCH; end <span style="color:#33cc00;">// User logic ends</span>
always @( posedge S_AXI_ACLK ) begin if ( S_AXI_ARESETN == 1'b0 ) begin LED <= 0; end else begin LED <= slv_reg0[2:0]; end end always @( posedge S_AXI_ACLK ) begin slv_reg0[3:0] <= SWITCH; end // User logic ends 编译LED_IP_v1_0这个项目，确保没有错误。
双击IP-XACT下的component.xml文件，点击ports and interfaces项，点击merge changesfrom ports and Interface wizard。
在窗口中多出了我们在程序中定义的端口：
再对其他没有打钩的file groups点击Merge changes from file groups wizard来更新文件和驱动。
选择Review and Package项，然后点击Re-Package IP按钮技术IP核的设计。
到此为止，自定义的IP和设计完成了，关闭IP核的vivado工程回到LED_AXI的工程中来。
1.3 回到LED_AXI工程中设计系统原理
在Diagram窗口中搜索LED会出现刚才自定义的IP核：LED_IP_v1.0.
双击LED_IP_v1.0添加，点击Run Connection Automation，选中All automation进行总线的自动连接。
点击Run Block Automation后完成系统的设计，最后原理图如下所示。
此时LED和SWITCH的引脚并没有自动产生为外部的port，这里需要手动设置这些引脚为外部引脚，右键选中LED，选择make external
在Source窗口中选择system.bd，右键点击并选择Generate output Projects和Create HDL Wrapper选项进行操作，完成之后如下图所示：
编译后配置引脚约束，然后综合生成Bitstream文件。
导出硬件：选择菜单File->Export->Export Hardware...导出，勾选include bitstream。
导出硬件后，选择菜单File->Launch SDK, 启动SDK开发环境，进行裸机驱动编写验证IP的正确性。
二. SDK软件编程
2.1 在SDK环境里重新新建一个名为LED_test的工程，软件会自动创建一个LED_test_bsp的工程，项目使用HelloWorld为模板，新建好的工程如下：
同样的，为了能使用串口输出到终端，需要设置BSP工程的属性，指定终端标准输入输出为串口1，而不是默认的串口0。
2.2 修改LED_test工程的helloworld.c, 代码如下：
#include <stdio.h> #include "platform.h" #include "xil_printf.h" #include "xparameters.h" #include "LED_IP.h" #include "xil_io.h" #include <stdlib.h> //look up in address editor #define LED_BASEADDR 0x43C00000 int reg_led, reg_switch; int main() { int i = 0; init_platform(); printf("======= AXI IP Test ======\n\r"); printf("Read Switch register...\n"); printf("Light on R G B LED...\n"); while(1) { reg_switch = LED_IP_mReadReg(LED_BASEADDR, 0);//Switch status printf("switch=0x%0x i =%d\n",reg_switch, i); LED_IP_mWriteReg(LED_BASEADDR, 4, i); i++; if(i>=8) i = 0; sleep(1); } cleanup_platform(); return 0; } //look up in address editor #define LED_BASEADDR 0x43C00000 int reg_led, reg_switch;
int main() { int i = 0; init_platform();
printf("======= AXI IP Test ======\n\r"); printf("Read Switch register...\n"); printf("Light on R G B LED...\n");
while(1) { reg_switch = LED_IP_mReadReg(LED_BASEADDR, 0);//Switch status printf("switch=0x%0x i =%d\n",reg_switch, i); LED_IP_mWriteReg(LED_BASEADDR, 4, i); i++; if(i>=8) i = 0; sleep(1); }
cleanup_platform(); return 0; } 再这里简要介绍一下驱动代码，LED_BASEADDR的是LED AXI总线挂载在处理上的地址，这个地址在添加AXI外设时软件会自动分配一个地址，默认是0x43c00000，也可以在软件的Address editor中编辑自定义的地址，但必须是AXI外设地址空间范围内。LED_IP_mReadReg函数是读取自定义AXI外设的寄存器数值，相应的LED_IP_mWriteReg是写AXI外设寄存器值，第一个参数是AXI外设的基地址，第二个参数是地址偏移，在设计verilog逻辑代码是，开关使用的是slv_reg0，所以读取开关状态是0偏移地址，而LED是slv_reg1，地址偏移是4。这里的两个读写函数都是由SDK软件自动生成，当然也可以自己实现这两个函数，那么久需要用到系统库函数读写寄存器。
2.3 下载调试
首先需要下载FPGA的程序，点击菜单Xilinx Tools->Program FPGA:
再右键选择LED_test, 点击Run as->1 launch on hardware. 在串口终端中显示如下：
同时RGB三色灯呈现8种颜色循环闪烁。到处位置，FPGA中的LED和开关的IP核创建完成。
三. Linux下的IP核驱动及应用
3.1 在Eclipse中配置Linux驱动程序开发环境，配置方法参考前面的《Eclipse开发ZYNQ驱动程序》教程，编写代码如下：
#include<linux/module.h> #include<linux/kernel.h> #include<linux/init.h> #include<linux/cdev.h> #include<linux/fs.h> #include <linux/ioctl.h> #include<linux/types.h> #include<linux/delay.h> #include <linux/miscdevice.h> #include <linux/gpio.h> //gpio 操作函数 #include <asm/io.h> //io读取函数 #include <asm/uaccess.h> #define DEVICE_NAME "LED" #define LED_MAJOR 252 #define LED_MINOR 0 #define LED_BASEADDR 0x43C00000 unsigned int* LED_Address = 0; int led_open(struct inode* inode,struct file* pfile); int led_release(struct inode* inode,struct file* pfile); int led_ioctl(struct file* pfile,unsigned int cmd,unsigned long arg); static const struct file_operations led_fops = { .owner = THIS_MODULE, .open = led_open, .release = led_release, .unlocked_ioctl = led_ioctl }; int led_open(struct inode* inode,struct file* pfile) { printk("Open\n"); LED_Address = ioremap(LED_BASEADDR + 4,4); return 0; } int led_release(struct inode* inode,struct file* pfile) { iounmap((void*)(LED_BASEADDR + 4)); printk("LED release\n"); return 0; } int led_ioctl(struct file* pfile,unsigned int cmd,unsigned long arg) { printk("ioctl\n"); *LED_Address = arg; return 0; } static struct miscdevice LED_misc = { .minor = MISC_DYNAMIC_MINOR, .name = DEVICE_NAME, .fops = &led_fops, }; static int __init led_init(void) { int ret; ret = misc_register(&LED_misc); if(ret) { printk("Error:misc_register failed!\n"); return 0; } printk("LED module register successfully!\n"); return 0; } static void __exit led_exit(void) { misc_deregister(&LED_misc); printk("Exit module\n"); } MODULE_AUTHOR("Xiong.guo"); MODULE_LICENSE("Dual BSD/GPL"); module_init(led_init); module_exit(led_exit); 此处驱动不做过多的解释，因为这是最简单的Linux驱动程序了。编译驱动模块，得到ZYNQ_LED.ko文件。
3.2 在Eclipse中新建C++工程，配置方法见其他教程，编写LED的测试程序，代码如下：
#include <sys/types.h> #include <sys/stat.h> #include <fcntl.h> #include <sys/ioctl.h> #include <unistd.h> #include <stdio.h> #include "stdlib.h" int main(int argc, char *argv[]){ int fd; int i = 0; printf("ZYNQ LED driver\n"); fd = open("/dev/LED",0); if(fd < 0) { printf("can't open LED\n"); return 0; } while(1) { for(i=0;i<8;i++) { ioctl(fd,i,i); sleep(1); ioctl(fd,i,i); sleep(1); } } close(fd); printf("exit led\n"); return 0; } 编译程序得到LED_test文件。
3.3 运行程序测试，开发板与Ubuntu系统通过NFS文件传输，将ZYNQ_LED.ko和LED_test两个文件放入NFS的根目录下，在开发板的终端挂载nfs的目录到/mnt目录下，则接着可以加载模块并运行程序：
$ cd /mnt/ $ insmod ZYNQ_LED.ko $ ./LED_test 运行程序后，开发板上的三色LED循环闪烁，查看/dev目录，可以看到系统文件中多了一个名为LED的文件，这个便是刚才的驱动程序所建立的文件节点。
四. 总结
本文详细介绍了如何在ZYNQ7000中一步一步的建立自定义的IP核，并在裸机环境使用仿真器进行验证，在裸机运行无误的情况下再在Linux系统中编写驱动程序进行测试，以及Linux应用程序的测试。在以后的教程中大致上都是这样一个调试步骤，FPGA->逻辑仿真->裸机调试->Linux驱动->Linux应用，至此，ZYNQ SOC的开发流程基本都已经熟悉吧！ ———————————————— 版权声明：本文为CSDN博主「亦梦云烟」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/u010580016/article/details/80448063