北京创新创新科技有限公司需要本实验B-ICE-EDA/SOPC实验箱主板LED指示灯，SW9-SW16组开关。请控制拨码开关 LCD_ALONE_CTRL_SW 中开关VLPO可使用以下拨放的低电平LED1～LED8；请控制拨码开关CTRL_SW中开关SEL1， SEL2将下逻辑电平放置为00，使DP9数字管显示1，可使用SW9-SW16组开关。
了解优先编码器的原理； 2、熟悉QuartusⅡ掌握数字电路设计的基本流程； 3、介绍QuartusⅡ掌握软件环境参数配置、仿真、管脚分配、下载等基本操作的基本设计理念。 4.熟悉北京创新创展科技有限公司B-ICE-EDA/SOPC实验箱及其核心板硬件环境。
优先编码器允许多个输入信号同时有效。设计时所有输入信号已按优先顺序排队。其中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。以8优先编码器为例：设I7优先级最高，I六次，依此类推，I0最低。
1、用Verilog语言优先设计8-3编码器程序，模拟分析； 2、用QuartusII编译软件，下载到北京创新创展科技有限公司B-ICE-EDA/SOPC验证在实验平台上进行， 用LED输出编码实时显示。
详见北京创新创展科技有限公司B-ICE-EDA/SOPC实验箱实验指导书及demo资源。 原理图在输出中添加了一个非门，使平台上LED显示符合用户的习惯：灯亮1，灯灭0
下表为北京创新创新科技有限公司B-ICE-EDA/SOPC-IEELS Platform开发实验平台引脚分配表： 设计端口 芯片引脚 开发平台模块 I[7] Y16 SW9 I[6] Y14 SW10 I[5] E7 SW11 I[4] D7 SW12 I[3] C7 SW13 I[2] D8 SW14 I[1] E9 SW15 I[0] A3 SW16 y[2] AA12 LED1 y[1] AB13 LED2 y[0] AA14 LED3 1.根据实验准备连接相应的跳线，调整拨码开关，选择相应的模块； 2.找到本次试验的源程序，打开项目，将程序下载到实验平台； 3、拨动SW9-SW16输入八位数据，观察LED1-LED显示结果显示8-3编码器的功能。
在Modelsim从图中可以看到优先编码器模拟波形图，当I=8’b1000_0010时;由于I优先级高于[7]I[1]因此，编码结果为3‘b111.同样，当I是其他值时，编码逻辑是相似的。 注：这里的模拟波形去除了输出端口的非门，理论上是8-3优先编码器编码逻辑
详见北京创新创展科技有限公司B-ICE-EDA/SOPC实验箱实验指导书及demo资源。