TS1序列主要是监控PCIe链路配置信息，TS2序列确认TS1序列检测结果

• Equalization Interface

因为PCIE 3.80信号的速率可以达到8Gb/s，此外，为了补偿，链路通道的布线也可能很长，这可能导致高速信号衰减过大channel衰减需要增加传输信号的高频成分，使高频和低频能量相似，即equalization。因此在PCIE 3.0的Tx和Rx均衡设置用于补偿长链路时高速信号的衰减。 参考链接：PCIe3.0动态均衡 软件开发工程师通常不需要关心自适应平衡部分的配置，因为自适应平衡通常由硬件机制完成。详细参考链接：眼图和自适应平衡器

• PCIE的数据链路（lane）

PCIe采用端到端数据传输方式，数据发送端和接收端都包含发送逻辑（TX）和接收逻辑（RX），如下图 1所示是PCIe链路的一个数据通路（lane），一个lane有两组差分信号，共四条信号线。接收端RX和发送端的TX连接一组差分信号。一个PCIe链路可以由多个lane最多有32个组成lane(因为物理尺寸太大，一般不用)。 如图所示，版本PCIe的lane不同的数字，带宽也不同：

• lane resersal和lane Inversion 参考以下链接：了解链路翻转和极性翻转

LTSSM有11种状态(包括多个子状态)，即Detect、Polling、Configuration、Recovery，L0、L0s、L1、L2（L3是可选的)，Hot Reset、Loopback和Disable状态。复位操作系统（Cold, Hot or Warm Reset）之后，会自动进入Detect状态。

Detect状态是设备上电复位或热复位后的第一个状态，即LTSSM当前设备检测到对端设备到位后，入口状态将下降polling状态。检测方法是根据充电时间长短判断对端是否在位。

进入这种状态，说明两者已经相遇，接下来需要打个招呼，看能不能正常沟通。 在这种状态下，两端设备相互发送TS1和TS2来确认Bit Lock, Symbol Lock，Polarity Inversion等等。这种状态下有三个子状态，即Active、Compliance、Configuration状态

当在Detect.Active状态时TX发送RD序列后，对端RX接收正常，PCIe设备进入Polling.Active状态。 该状态下：

• 进入compliance状态

1. 检测link control2寄存器的“Enter Compilance bit位置，如果位置为1，则进入compliance状态
2. 如果PCIe链路上的任何一个lane对地阻抗为50欧的电阻连接在发送链路上，PCIe强制进入设备Compliance状态
3. 若进入configuration如果状态条件不成立，也会进入Compliance状态

• 进入configuration状态

4. 当“Enter Compilance bit位不为1时，PCIe链路两端设备的发送逻辑TX至少需要向对端发送1024TS1序列，其中TS1序列的Lane/Link number必须为PAD（即不设置Lane/Link number），若其接收逻辑RX从全部正确识别lane在接收了以下任何8个连续的报文序列之后PCIe设备将进入Configuration状态

进入这种状态表明，两者使用相同的语言，无障碍的沟通，需要更深入的沟通才能实现合作。

进入这种状态后，意味着双方已经完成了沟通，可以开始愉快的合作。也就是说，可以进行DLLP和TLP通信了。TLP packet携带真实命令(例如)MRd，CfgRd等)和响应，每一个TLP发出后，接收端应逐个回复DLLP ACK表示收到了TLP，若接收端收到TLP有bit error或者CRC error，然后回复NAK 第一次进入是GEN1的状态，但期望的是最大的协商能力L0状态，需要重新沟通，达到最佳合作状态，即跳入Recovery状态。

进入这种状态，说明双方认为可以继续沟通，努力达到合作共赢的最佳状态。 这是一种重新训练的状态，目的是达到最佳路状态，如链路异常，未达到最大速率或最大宽度