1.设X= 11/16,Y= 6/16试用变形补码计算x y判断是否溢出。 [X]补=00.1011 [Y]补=00.0110 [x Y]补=01.0001 两个符号位不同，溢出。
2.浮点数加减操作过程一般包括对阶、尾数操作、规格化、舍入、溢出判断等步骤。浮点数的阶码和尾数用补码表示，位数分别为 5 位和 7 位（均含 2 位符号位)。如果有两个数字。 X=×29/32 ， Y= ×5/8 ，用浮点加法计算 X Y 最终结果是什么？ 二进制小数化:29/32=0.1110100，5/8=0.1010000 求阶差：△E=7-5=[7]补 [-5]补=00010=2 对阶：25 x 0.1010000 = 27 x 0.0010100 27 x 0.1110100 27 x 0.0010100 = 200111 x 1.0001000 因为尾数为01.xx或10.xx为溢出，将尾数右移规格化为201110 x 0.1000100 由于01110高2位符号位不同，价格溢出，结果溢出
3.已知收到的汉明码为0100111(按配偶原则配置)，想传递的信息是什么？ P4P2P1=110, 正确码是0100101，所以信息是0101
4.控制器的主要功能是什么？ ① 从主存取指令中计算下一个指令在主存中的地址；② 翻译指令，产生相应的操作控制信号；③ 控制指令执行的步骤和数据流的方向。
5.简要介绍中央处理器的基本功能。 (1)指令控制，即程序运行的控制； （2）操作控制，即对指令内操作步骤的控制； (3)数据运算，即算术运算和逻辑运算数据，这是CPU最基本功能； (4)异常处理和中断处理，如处理操作中的溢出等错误情况，以及外部设备的服务请求 此外，CPU还具有存储管理、总线管理、电源管理等扩展功能。
6.流水计算机的数据相关性主要分为写后读（RAW）、读后写（WAR），写后写(WAW)。请指出以下三组指令中存在哪种类型的数据？ （1）LDA R1，A ；M（A）→R1；M（A）是存储单元 （4分） ADD R2，R1 ；（R2） （R1） →R2 （2）ADD R3，R4 ；（R3） （R4） →R3 （4分） MUL R4，R5 ；（R4）（R5） →R4 （3）LDA R6，B ；M（B） →R6，M（B）是存储单元 （2分） MUL R6，R7 ；（R6）（R7） →R6 (1)写后读相关 (2)读后写相关 (3)写后写相关
7.存储器中存储着指令和数据，CPU如何区分它们？ 完成指令分为取指阶段和执行阶段。指令可以在取指阶段通过访问存储器取出；操作数可以在执行阶段通过访问存储器取出。因此，虽然指令和数据以二进制代码的形式存储在存储器中，但CPU可根 从存储器中取出的二进制代码是指令还是数据，根据指令周期的不同阶段来判断。
8.双总线结构机的数据通路如下图所示，IR指令寄存器，PC程序计数器(具有自增功能)，M为主存（受R/W#信号控制)，AR地址寄存器，DR为数据缓冲寄存器，ALU由加减控制信号决定 控制信号G控制门电路的操作。此外，在线标记小圈表示控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R输出控制信号，未标记字符的线为直线，不受控制。 “ADD R2,R0”指令完成(R2) (R0)→R0的功能操作，制指令周期流程图，假设指令地址已放入PC在每个流程图中。CPU在周期右侧列出相应的微操作控制信号序列。(每空2分) 取指周期 时钟 功能操作 控制信号 执行周期 时钟 功能操作 控制信号 取指周期 T1 PC→AR PCo ,G ,ARi 执行周期 T1 R2→X R2o,G,Xi 取指周期 T2 M→DR R/=R 执行周期 T2 R1→Y R1o,G,Yi 取指周期 T3 DR→IR DRo,G,IRi 执行周期 T3 ( R2) (R0)→R0 ,ALUo,G,ROi
9.在程序查询的输入输出系统中，假设不考虑处理时间，每个查询操作需要100个时钟，CPU时钟频率为50MHz。鼠标和硬盘现有两种设备，CPU鼠标必须每秒查询30次，硬盘以32位字长传输数据，即每32位CPU查询一次，传输率2B/s。求CPU查询这两个设备所花费的时间比率可以得出什么结论？ （1）CPU每秒查询鼠标30次，所需时钟周期为10030=3000。CPU时钟频率为50MHz，即每秒5010^因此，鼠标查询占用了6个时钟周期CPU时间比为[3000/ （5010^6）]100%=0.006%，可见，对鼠标的查询基本不影响CPU的性能。 (2)硬盘，每32位CPU查询一次，每秒查询次数为2B/4B=512K；每秒查询的时钟周期为1005121024=52.4106.因此，硬盘查询占用了CPU时间比为[52.4*106/(5010^6)]*100%=105%， 可见，即使CPU将所有时间用于查询硬盘，不能满足磁盘传输的要求，因此CPU一般不使用程序查询与磁盘交换信息。
10.计算机CPU主频为500MHz，CPI5(即平均执行每个指令需要5个时钟)。假设外设的数据传输率为0.5MB/s，以32位为传输单位的中断服务程序包含18个指令，中断服务的其他费用相当于2个指令的执行时间。回答以下问题，需要给出计算过程。 (1)中断，CPU用于该外设I/O时间占整个CPU时间的百分比是多少？ (2)当外设的数据传输率达到5MB/s时，改用DMA传输数据的方式。假设每次。DMA传送块大小5000B，且DMA预处理和后处理的总费用为500个时钟周期CPU用于该外设I/O时间占整个CPU时间的百分比是多少？DMA与CPU访存访存冲突)？ (1)外设每秒传输0.5MB，每次传输32次bit=4B。由于CPI=在中断方式下，CPU每次用于数据传输的时钟周期为518 52=100(中断服务程序) 其他费用)。.5MB/s数据传输率 ，外设每秒申请的中断次数为0.5MB/4B=125000。 1秒内中断的费用为100125000=12500000=12.5M时钟周期。 CPU用于外设I/O时间占整个CPU时间百分比为12.5M/500M=2.5%。 (2)外设数据传输率提高到5MB/s时改用DMA传输方式，每次DMA大小为5000的数据块B，需要在1秒内产生DMA次数为5MB/5000B=1000. CPU用于DMA处理总费用为1万元500=500000=0.5M时钟周期。 CPU用于外设I/O时间占整个CPU时间百分比为0.5M/500M=0.1%。
11.设某机有5级中断：L0，L1，L2，L3，L4.中断响应优先级为L0最高，L1次之，L4最低。现在需要将中断处理顺序改为L1->L3->L0->L4->L2.如何设置下表中各级中断处理程序的中断屏蔽值(每级对应一个，该位置为0，允许中断，该位置为1，表示中断屏蔽)？ L0级 L1级 L2级 L3级 L4级 L0中断处理程序 1 0 1 0 1 L1中断处理程序 1 1 1 1 1 L中断处理程序 0 0 1 0 0 L3中断处理程序 1 0 1 1 1 L4中断处理程序 0 0 1 0 1
12.机器的字长为16位，主存按字编地址，指令格式如下： 其中，D为位移量；X寻址特征位。 X=00: 直接寻址; X=01: 使用变址寄存器X1寻址 X=10: 使用变址寄存器X2寻址; X=11: 相对寻址 设（PC）=1234H, (X1)=0037H, (X2)=1122H(H代表16位进制数)， 请确定下列指令的有效地址： (1)4420H (2) 2244H (3) 1322H (4) 3521H (5) 6723H 取指后，PC=1235H(不是1236H,因为主存按字编址) (1)X=00,D=20H,有效地址EA=20H (2)X=10,D=44H,有效地址EA=1122H 44H=1166H (3)X=11,D=22H,有效地址EA=1235H 22H=1257H (4)X=01,D=21H,有效地址EA=0037H 21H=0058H (5)X=11,D=23H,有效地址EA=1235H 23H=1258H
13.假设指令字长为16位，操作号码为6位，指令有零地址、一地址、二地址三种格式。 1)设置操作码固定。如果零地址指令有M种，一个地址指令有N种，那么两个地址指令最多有多少种？(15分) 2)采用扩展操作码技术，最多有几种地址指令？(15分) 3)采用扩展操作码技术。如果两个地址指令有P条，零地址指令有Q条，最多有多少个地址指令？(20分) 1)操作数地址码为6位，因此二地址指令中操作码的位数为16-6-6=4.这四个操作码最多有16个操作。由于操作码固定，最多有16个地址指令。-M-N种 2)采用扩展操作码技术，随着地址数量的减少，操作码位数增加。除一个地址扩展外，最多有15种地址指令 3)最多有X个地址指令，[(2)4-P)×26-X]×2^6=Q 所以 X=(24-P)×26 -Q×2^-6
14.某模型机有64种操作，操作码位数固定，具有以下特点。 (1) 采用一个地址或两个地址格式。 (2) 位移-128~ 127)三种寻址方式。 (3) 寄存器中有16个通用寄存器，算术操作和逻辑操作都在寄存器中，结果也在寄存器中。 (4) 在通用寄存器和存储器之间传和存储器之间传输数据。 (5) 存取器容量为1MB，按字节编址。 设计算术/设计算术/辑指令、取数/存数指令和相对转移指令的格式。 (1) 算术/逻辑指令格式为寄存器–寄存器型，取单字长16位。 6 2 4 4 OP M Ri Rj 其中，OP为操作码，6位，可实现64种操作；M为寻址模式，2位，可反映寄存器寻址、直接寻址、相对寻址；Ri和Rj各取4位，指出源操作数和目的操作数的寄存器（共16个）编号。 (2) 取数/存数指令格式为寄存器–存储器型，取双字长32位，（35分），格式如下： 6 2 4 4 OP M Ri Rj A2 其中，OP为操作码，6位不变；M为寻址模式，2位不变；Ri为4位，源操作数地址（存数指令）或目的操作数地址（取数指令）；A1和A2共20位，为存储器地址，可直接访问按字节编址的1MB存储器。 (3) 相对转移指令为一地址格式，取单字长16位，（30分），格式如下： 6 2 8 OP M A 其中，OP为操作码，6位不变；M为寻址模式，2位不变；A为位移量8位，对应位移量为-128~+127。
15.若某程序编译后生成的目标代码由A、B、C、D四类指令组成，它们在程序中所占比例分别为40%、20%、15%、25%。已知A、B、C、D四类指令的CPI分别为1、2、2、2。现需要对程序进行编译优化，优化后的程序中A类指令条数减少了一半，而其它指令数量未发生变化。假设运行该程序的计算机CPU主频为500MHZ。 （1）优化前、后的CPI各为多少？（各5分） （2）优化前、后程序的MIPS为？（各5分） （3）通过上面的计算结果，你能得出什么结论？（10分） （1）优化前CPI=0.41+0.22+0.152+0.252=1.6 (5分 优化后，ABCD的所占比例为25%、25%、18.75%、31.25% CPI=0.251+0.252+0.18752+0.31252=1.75 （2）MIPS=F/CPI 优化前 500/1.6=312.2 优化后 285.7 （3）优化后程序速度降低。原因A类指令执行频率高，执行速度快。程序优化应降低CPI高的指令的占比，或者提高运行速度快的指令的执行概率。
16.DRAM电容上的电荷一般只能维持1-2ms,所以每隔2ms必须刷新一次，常用的刷新方式有哪些？ 刷新是因为（ 存储电荷的电容放电 ） 1.集中刷新 集中刷新是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读/写操作。 2.分散刷新 分散刷新是指对每行存储单元的刷新分散到每个存取周期内完成。其中，把机器的存取周期tc分成两段，前半段tM用来读/写或维持信息，后半段tR用来刷新。 3.异步刷新 既可以缩短“死时间”，又充分利用最大刷新间隔为2ms的特点，具体操作为：在2ms内对128行各刷新一遍
17.一个四体并行交叉存储器，每个模块容量是64K×32位，按字编址，存取周期为200ns，请问在一个存取周期中，整个存储器能向CPU提供多少位二进制信息？ 一个存取周期，四体并行交叉存储器可以取32位 x 4=128位。其中32位为总线宽度，4为交叉存储器内的存储体个数。
18.若某存储器存储周期为250ns,每次读出16位，该存储器的数据传输率是多少？ 一秒有4×10^6 个存储周期，而每个存储周期读出16位（即2个字节），所以存储带宽=4×106×2=8×106字节/秒
19.设某机主存容量为16MB，按字节编址，缓存的容量为16KB。每字块有8个字，每个字32位。设计一个四路组相连映射（即缓存每组内共有4个字块）的缓存组织，要求： （1）给出主存地址字段中各段的位数。 （2）设缓存初态为空，CPU依次从主存第0、1、2、…、99号单元读出100个字（主存一次读出一个字），并重复此次序读8次，问命中率是多少？ （3）若缓存的速度是主存速度的6倍，试问有缓存和无缓存相比，速度提高多少倍？ （1） 主存字块标记12位 组地址7位 字块内地址5位 （2）命中率 98.375%100 （3）缓存访问一次时间为t, 主存访问一次时间为6t, 则无缓存访问时间6t800,有缓存访问时间为t(800-13)+6t13,提高倍数为：4.5
20.一个采用直接映射方式的16KB缓存，假设块长为8个32位的字，按字节编址，则地址为FDA459H的主存单元映射到缓存的第几块内（十进制表示） 直接映射方式下，块大小8*4B=32B, 所以块内位移占5位 16KB/32B=512,即有512个Cache块，Cache块号占9位 FDA459H=1111 1101 1010 0100 0101 1001, 从右边开始向左，5位块内位移，9位块号 为10 0100 010，十进制数为290