ESD(静电释放)下半部分
1、顶层（layout）设计角度
[外链图片存储失败，源站可能有防盗链机制，建议保存图片直接上传(img-CjqITmNP-1601649828379)(https://i.loli.net/2020/10/02/EAyfRzVUawegG4h.png)]
以上是最简单的四端模型电路，有电源VDD，有地VSS，有输入input，有输出output(上图未画出，可视为两个反相器的输出)。
考虑任何两个PAD都有可能发生ESD因此，我们必须注意情况layout布局。
ESD如输入PAD到VSS地面会形成很大的排放电流，但我们不同metal层次的层次和厚度会影响排放电流的大小，如metal1的10um,只能走峰值电流100mA(数据纯属假设，仅以此为例)，您的排放电流为200mA，那你的芯片一打ESD，一股你的金属连线无法承受的电流经过，那你的结局就是从芯片上看，你的金属连线烧毁了，ESD布局失败。因此，所有泄漏电流支路的连接都应使用较厚的顶层metal因为顶层，连接metal排放电流能力最强。因此，所有泄漏电流支路的连接都应使用较厚的顶层metal因为顶层，连接metal排放电流能力最强。ESD尽量放在里面PAD旁边，可以达到最小的线路阻抗、最快的排放电流路径和省顶层metal这是最基本的设计原则，对电路只有好处，没有坏处。
假设输入PAD当内部电路是栅极时，我们必须注意一个ESD如上图所示，二级保护的输入只有一个ESD到VSS保护显然是不够的。我们还需要限流电阻和二次电阻ESD保护，这个问题稍后会解释。
还需要输入到电源ESD假设输入如上图所示PAD为高，对电源VDD打ESD，那么排放电流路径首先从下输入ESD流向地面，然后从地面流向电源ESD，需要做的是地面足够厚，否则无处发泄的排放电流首先会烧坏地线，然后可能会烧坏内部地面到电源之间的电路。
做高速接口电路时，一定要注意接口ESD寄生电容带来信号delay影响，选择ESD更关键和谨慎。
不要增加mask，因为有时候是针对同一套的mask而言，做出来的ESD性能可能不太好，好ESD可能需要别的mask，但这显然是不经济的，毕竟一层mask真的很贵。
要注意latchup的影响，latchup后面会有专门的章节，和ESD可靠性的两大主要内容。
适当使用功率管自我保护可以减少外部ESD节省整体面积。
2、 底层设计
首先，让我们看看哪些设备可以作为或帮助ESD的使用？
电阻本身不是一个ESD但是电阻可以帮助设备ESD完成一些特定的功能。**电阻具有限流作用，**合理放置可以改善一些电路ESD保护能力。电阻是一个最最简单的器件，但是在ESD我们经常可以在保护中看到它。例如I/O脚内电路是MOS对于栅极，我们需要放置几K电阻。它的优点是当端口ESD能量大的时候，可以限流降压。首先解释为什么我们的内部是栅极I/O需要二级ESD保护，**由于栅极是远比源漏或其它端口更敏感的位置，其栅极氧化层很容易被击穿，**所以我们需要第一个ESD下图左侧的设备ESD首先，在能量减弱后，释放部分能量并通过限流电阻R，如果有大电流，内部电流不会太大，R你也可以吃很大的压降，剩下的能量通过右边ESD泄放掉。这是针对有栅极的I/O当然，如果你说其他的话，I/O当然可以用，double protect谁不喜欢，但问题是这会带来面积问题，毕竟一个ESD但是占了很多面积。秉承电阻限流，吃电压的特性，还有一些情况，比如内部某些支路的耐压能力不够时，但是该支路的ESDtrigger然而，如果电压较高，我们也可以使用一些电阻来完成增加电压的任务，前提是不影响电路的正常运行。当然，这是一些粗糙的使用方法。一般来说，修改后的电路没有其他选择。因此，综上所述，电阻不仅可以作为限流器件，还可以作为增加耐压性的器件。
[外链图片存储失败，源站可能有防盗链机制，建议保存图片直接上传(img-W1gcuKNu-1601649828385)(https://i.loli.net/2020/10/02/ojfalRusDKAN6eg.png)]
二极管本质上是最简单的ESD器件。正向时，I与V呈e指数倍关系，**反向时，有一定的反向电流，但当反向电压达到一定电压时，会形成雪崩击穿和齐纳击穿，短时间内产生较大的电流。**这里面有有一个ESD，**大量(能量)电流在短时间内释放！**PN所有向击穿的所有特征ESD设备的必要特性！
为了方便我们以后关于我们的便利BJT，CMOS等ESD对设备的理解，我们将击穿特性统一放在I/V曲线的第一象限，所以PN如下图所示：
[外链图片存储失败，源站可能有防盗链机制，建议保存图片直接上传(img-JJ94vA26-1601649828386)(https://i.loli.net/2020/10/02/jv2ZmubsadUJtRF.png)]
假设I/O对GND打正电压，当I/O当能量达到一定程度时，**雪崩击穿，电流急剧上升，能量从二极管到地释放，**这种基础ESD放电模型是对的ESD最简单最完美的诠释。I/O对GND负压，正好利用二极管正向放电原理，自然释放能量。
那么，我们在实际电路中应该考虑哪些其他因素呢？注意这个问题，这是未来的其他问题ESD还必须遵循设备。
一是不影响电路的正常工作，，否则你没打ESD，我击穿了释放能量，这怎么能正常工作呢？
第二，**电路内部设备的耐压性必须承受ESD击穿电压，**假设内部电路的设备都是VDS最大5V如果我击穿电压是6V，所以在我释放能量之前，你的内管都坏了，所以这不好。
第三，，是否需要放置更多的并联管来共同释放能量，你也可以认为并联减少电阻，这无疑会导致面积，最后权衡利弊，你可以得到你想要的二极管的大小。
如果任何端口都能满足上述三个要求，尺寸合适，那么二极管完美的ESD器件！其他的ESD你不必看设备，但现实是如此残酷。对于一套固定的工艺，应优先考虑各种掺杂物MOS或者BJT所以遵循MOS或者BJT掺杂等特性PN结波形几乎不可能同时满足上述三个要求。因此，很少简单地使用PN结去做ESD器件。
[外链图片存储失败，源站可能有防盗链机制，建议保存图片直接上传(img-agaF4ruM-1601649828387)(https://i.loli.net/2020/10/02/5RIJBL14SC9FHic.png)]
该方法如上图所示，漏极N，衬底P，源极N，寄生NPN。当漏极具有较大的能量时，会形成较强的电场，对于漏极与衬底之间的反向PN结来说，**当电场达到一定强度时，会发生雪崩击穿(此时drain电压称之为trigger击穿后，会有电流将衬底电压提升到一个PN结正导通电压，然后寄生NPN大量电流从寄生区进入线性放大区NPN导地时，漏极电压下降，这就是snackback折返ESD的过程。**折返到最低的漏极电压称为holding电压。**折返到最低的漏极电压称为holding电压。之后，随着电流的增加，漏极电压会继续上升，直到发生二次击穿和热击穿。
了解方法后，我们再来看看柯先生的一句话:输出后PAD，其输出级大尺寸PMOS及NMOS元件本身可以当作ESD但其布局必须遵守Design Rules中有关ESD布局规定！
有一个信息，输出大管本身可以用作ESD防护使用，这是为什么呢？回答这个问题之前，先引出
3.1 GCNMOS
[外链图片存储失败，源站可能有防盗链机制，建议保存图片直接上传(img-po9p7HoM-1601649828388)(https://i.loli.net/2020/10/02/dVhMz8ZL7BjHA6R.png)]
**GCNMOS就是在gate和drain之间加一个MOS电容，更小的trigger电压即可触发寄生BJT，完成保护。相对GGNMOS来讲，GCNMOS的触发电压更小，并且另一个优点是，由于gate被couple，有了一个RC的delay，寄生BJT能够更均匀的开启，GGNMOS的基极电阻的差异，通常不能均匀开启；GCNMOS的W需要更大，才能帮助泄放弱导通时产生的热量，否则容易烧毁，也就是扛不住。**这种情况下的GCNMOS是一个典型的击穿型ESD，利用的就是寄生BJT的泄放能力。
讲完这些，大家疑问道，这和。这一点和PIN脚处单独做的GCNMOS不一样，那种情况下GCNMOS是尽量不要开启以保护管子，本质上还是BJT泄放能量。而功率管形成的GCNMOS本身就是靠自己沟道电流泄放能量，所以有的人也称这种为导通型的ESD。以上是笔者自己的看法，如有谬误，请指出。
下面补一张寄生BJT泄放能量的波形图，以助大家更方便地理解。
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-aUUiXPH4-1601649828388)(https://i.loli.net/2020/10/02/8xPjhJNa2w7Hgl3.png)]
3.2 GGNMOS
GGNMOS（上图就是GGNMOS）泄放能量的方式也是使用寄生BJT，所以他的波形图也如上上图中一样。
但是由于我们通常会考虑到ESD能力的问题，，它的cross section的寄生图我觉得如下图所示：
拉宽drain可以增加RD，电阻上面已经说了，可以限流和吃电压，因为在寄生的三极管开之前，这个RD是没有电流的，只有发生雪崩击穿后才会有电流，所以拉宽drain对IV曲线的snack back来讲是没有影响的，但是他会对随后的I/V曲线产生影响，如下图所示：
，针对A和B点来讲，同一个V电压，蓝色的电流显然更高，所以蓝色的曲线显然更容易进入到热击穿从而损毁，从这里可以很明显看出；针对C和B点来讲，**同一个I电流，黑色曲线需要更高的电压才会发生击穿，从这里可以看出电阻的吃电压作用，**这个电阻相当于帮忙吃掉了一部分电压，需要更高的电压才可以损毁ESD。
说到这里，不得不提一下Silicided diffusion技术，他的主要目的**在降低MOS元件在源级与漏极的串联杂散电阻Rd及Rs，主要驱动力是为了更高速的电路服务的，**只有只写寄生的电阻越小，MOS的速度才能提上来，所以在0.35um以下的工艺里面，salicided的技术还是比较普遍的，但是，好巧不巧，你减少这些串联的电阻刚好与我们的ESD的要求不符，如上图中解释，所以又特地为了提高ESD能力，做了一些silicided diffusion block的区域来保证其ESD能力。
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-BbTjm3zF-1601649828391)(https://i.loli.net/2020/10/02/uQCFKheGj4SAZcI.png)]
SCR结构的ESD的holding点比较低，trigger点比较高，所以不适合作为power脚接口的ESD。SCR的ESD通常是和二级ESD保护一起配合使用保护I/O脚。SCR也有自己的优点，比如说面积小，因为他不需要像高压ESD把漏极拉宽（SAB）来增加漏端阻抗。
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-yiKg3wVk-1601649828392)(https://i.loli.net/2020/10/02/oXS2DZzcfwF8abW.png)]
我觉得最完美的ESD的曲线莫过于下面这章图，只有trigger点，一旦trigger，电流快速上升，完美放电，trigger电压只要略高于端口正常工作的最高电压即可。
但是这种ESD也有其缺点，就是在测试的时候如果端口正常工作电压较高，那么势必会造成其Power过大，很可能在较低电压ESD测试过程中就会失效烧掉。所以，snackback的ESD这个时候就可以发挥作用了，它能够把电压拉到一个较低点，这种Power不会导致芯片烧毁等。
所以，对于端口正常工作电压较低且易受干扰时，我们可以尽可能适配上图类型的ESD（尽管这种ESD仅存在于理想之中），电压较高时，如有必要，可以使用snackback类型的ESD。