目录：
上接CadenceAllegro16.6使用绘图软件2
1)常规参数设置 2)设置使用环境
1）Options面板介绍 2)线路不平整的处理 3)走线时加孔
1）Edit/Copy，Copy线和过孔 2）Edit/Copy，Copy铜皮
1）Edit/Change改变线宽 2）只能Change到相同的Class，不同的SubClass 3）Edit/Change改变Text大小
1）BGA_Fanout 2）QFN_Fanout与SOIC_Fanout 3)电子元件，如电子元件，如电容、二三极管等Fanout 4)设置盲埋孔
1）概述 2)添加快捷键单个过孔 3）通过左右上下键及与Ctrl、Shift组合快速添加过孔
1）Place/Via Arrays/Matrix 2）Place/Via Arrays/Boundary
1）Dangling-Lines多余线段的处理 2）Dangling-Vias多余过孔的处理
1)右键选择焊盘替换 2）Tools/Padstack/Replace替换相同类型
-----------------------------------------------------------------------------------------------------------------
1）常规参数设置
设置成5mil时，容易做3W、5W。
------------------------------
2）使用环境设置
---------------------------------------------------------
1）Options面板介绍
------------------------------
2）走线不平滑的处理
出现如下图的效果，Setup/Design Parameter…
------------------------------
3）走线时添加过孔
（1）在库中做通孔焊盘
---------------
（2）在物理规则中添加VIA
---------------
（3）Options面板设置过孔
---------------
（4）在要换层的地方双击
---------------------------------------------------------
绘图时：
---------------
DRC时：
---------------------------------------------------------
1）Edit/Copy，Copy线和过孔
2）Edit/Copy，Copy铜皮
---------------------------------------------------------
Edit/Change改变线宽（主要）、线距、Text大小。
1）Edit/Change改变线宽
------------------------------
2）只能Change到相同的Class，不同的SubClass
------------------------------
3）Edit/Change改变Text大小
删除命令一定要在Find面板中点击要删除的元素，然后再选择，双击即可删除。
推荐不要勾选Ripup etch！
---------------------------------------------------------
---------------------------------------------------------
1）规则的添加
2）选择单根目标线
选择差分对目标线：
---------------------------------------------------------
Copy应用于当前的板子，Sub-Drawing可应用于不同的板子。
1）File/Export/Sub-Drawing，Find面板选择需要复制的元素
在另外一个线路中File/Import/Sub-Drawing，输入座标即可。
注意：
两块板元件的位置一样
两块板的座标一样
---------------------------------------------------------
1）BGA_Fanout
------------------------------
2）QFN_Fanout与SOIC_Fanout
（1）测量管脚间距
Find面板选择Pins，使用测量命令
大概了解情况。
-----------------
（2）复制
------------------------------
3）阻容类、二三极管等电子元件Fanout
直接拉线双击扇孔。
------------------------------
4）盲埋孔设置
什么是盲埋孔、通孔见“PCB印刷线路板各层含义”。
共4层
---------------------------------------------------------
定义差分对，规则设置；走线时两边走，中间对接。另可见“CadenceAllegro16.6绘图软件使用二之之2）差分规则设置”。
------------------------------------------------------------------------------------------------------------------
1）Bus、Net-Class、Net-Group、Match-Group的区别
Bus：16.6以前用于归集某类信号的一个集合，可以直接对bus设置所有规则
Net-Class：仅用于设置线宽、线距的信号集合
Net-Group：16.6及以后用于归集某类信号的一个集合，可以直接对Net-Group设置所有规则
Match-Group：仅用于某类信号的等长参数
------------------------------
2）Bus、Class、Pin-Pair、Net-Group、Match-Group联系
Pin-Pair：比如等长规则，就是从一个Pin脚到另一个Pin脚。如果此时有两对共4根线，这样的集合就叫Match-Group
---------------------------------------------------------
1）铜皮命令介绍
Shape/Global Dynamic Params…
矩形铜皮可倒角
---------------------------------------------------------
1）内电层和地层分割前处理
（1）Visibilty设置地层可视并关闭丝印层
（2）飞线不可视
------------------------------
2）Edit/Split Plane/Create灌铜
对铜皮指定网络：
------------------------------
3）内电层分割
（1）Add lines
整体效果如下：
---------------------------------------------------------
Edit/Z-Copy，类似于Copy命令，Copy命令只能复制当前层相同的Class和Sub Class，没有改变其属性。Z-Copy命令在复制时，可以改变当前的属性，即选择不同的Class和Sub Class，只能对Clines、Lines、Shapes操作；对于线段框必须封闭且连续，否则不能Z-Copy。
例：将Board Geometry/Outline Z-Copy到Route Keepin/All，并且内缩20mil。
---------------------------------------------------------
动态铜皮：覆铜时自动避让Via、Pad、Cline、Shape
转换为静态铜皮：
静态铜皮：
---------------------------------------------------------
1）概述
添加过孔通过走线双击，建议格点设置成25，分成5等份。
------------------------------
2）使用快捷键添加单个过孔
funchey a ix
funchey z iy
------------------------------
3）通过左右上下键及与Ctrl、Shift组合快速添加过孔
# Unit: mil
set BGA1_27 = 50
set BGA1_0 = 39.37
set BGA0_8 = 31.49
alias Up iy $BGA1_27
alias Down iy -$BGA1_27
alias Left ix -$BGA1_27 0
alias Down ix $BGA1_27 0
alias CUp iy $BGA1_0
alias CDown iy -$BGA1_0
alias CLeft ix -$BGA1_0 0
alias CDown ix $BGA1_0 0
alias SUp iy $BGA0_8
alias SDown iy -$BGA0_8
alias SLeft ix -$BGA0_8 0
alias SDown ix $BGA0_8 0
---------------------------------------------------------
1）设计状态查验Display/Status
------------------------------
2）相关DRC模型介绍Setup/Constrains/Models…
---------------------------------------------------------
1）孤岛铜的删除
尖角铜处理：
单个焊盘的全连接处理
---------------------------------------------------------
1）Place/Via Arrays/Matrix
------------------------------
2）Place/Via Arrays/Boundary
与上相似，另可在线的两边、线上放置过孔。
---------------------------------------------------------
Logic/Auto Rename Refdes/Rename
---------------------------------------------------------
导入成功在原理图中元件的位号上会多出一个横线，再一次导出网表，导入到PCB中，以验证是否成功。
---------------------------------------------------------
Setup/Design Parameters…
上面的“iptv”也可以从粘贴板中得到，然后复制到最下方Command处。顶层丝印从左到右，低层丝印从右到左。
---------------------------------------------------------
Manufacture/Dimension Environment
点右键
对线段标注
---------------------------------------------------------
Tools/Reports或Quick Reports产生报告，以Summary Drawing Report说明
---------------------------------------------------------
在Tools/Quick Report/Dangling Lines、Via and Antenna Report中查看。
------------------------------
1）Dangling-Lines多余线段的处理
------------------------------
2）Dangling-Vias多余过孔的处理
多余的过孔直接删除即可。
---------------------------------------------------------
在Tools/Quick Report/Net Single Pin and No Pin中查看，使用方法同上。
---------------------------------------------------------
1）右键选择焊盘替换
------------------------------
2）Tools/Padstack/Replace相同类型替换
------------------------------------------------------------------------------------------------------------------