每在CP输入高电平 加一个模拟计数 通过对Q0~Q34个引脚的高低电平输出 模拟四位二进制输出 实现计数的目的

在此基础上，通过对除CP和Q0~Q3 以外的引脚连接 来控制计数的进制数

1. EP与ET Enable Pin’s countup and Timer
2. !R0 low electrical level effective to reset
3. CP just use an any kinds of oscinllator to supply a signal riseing edge effective
4. !LD LLE(low electrical level effective) respectively short-circuit the QN to AN by this you may choose which part of the phases it’s going to count

首先，集成计数器简化如下图所示 RCO是满位标记位，Q0~Q3计满后会显示高电平

在此基础上设置模拟输出数字，显示 以四位二进制数为代表的十六进制数

这是所有计数器的运行基础 在

P,T=1 //effective !CP=1,!LD=1 //disable CP=a_properly_working_oscinllator //rising edge got 

的基础上 每次计数器遇到上升边，虚拟计数就会加一次 直到Q3Q2Q1Q0=1111（15/E）满位 然后选择

• 同步预置 通过对D0~D3的连接 设置16进制对应的数字(以下为13) 将Q0~Q接入一与非门后 接入!LD

D3D2D1D0=1100 !LD=!(Q3Q2Q1Q0) if(!ld=0) Q3Q2Q1Q0=D3D2D1D0; 

加一计数喂满后

!(Q3Q2Q1Q0)=0 !LD=0 

此时的Q3Q2Q1Q0=1100 回到13计数状态(然后开始下一轮计数)

• 异步清零 !R=!(Q3Q2Q1Q0) Reset 优先级最高 喂满后重置Q3~Q0 Q3Q2Q1Q0=0000 回到0(然后开始下一轮计数)

• 计数保持 加一计数正常运行时 改 P=0 此时禁止计数功能 Q3~Q0将保持在当前状态，直到禁止在当前状态

四位二进制计数器 Q0~Q3接入与非门 接入!R0

同74163 同步清零 不过是Q3Q接入与非门，接入！R0 即 当Q3Q2Q1Q0=1010 当模拟计数为10时，重置零位

四位二进制计数器 Q0~Q3接入与非门 接入!LD D0~D接入低电平(一般逻辑) 效果与同步清零相同，但成本较低 在同步预置功能中 不能使用其他预置数 即削掉预置功能的 74163

以72进制为例

用两片74160实现

• 逢十进一 片一的RCO接片二的P

• 数位检验 个位等于2时 2=0001=！Q0 十位等于7时 7=0110=! Q2Q1 将片一的Q0与片二的Q2Q1 与非门相连

每次计数位满72后，片二就会溢出，此时 2.RCO=高电平

• 一逢八进一 ! Q1Q2Q0接入片二的T
• 片二逢九进位 ！Q3接入! R0

但是这种方法没有满位提示，只是重复计数 可以直接将同步清零改为异步清零，但需要使用成本更高的74163

两片74161 自己想想，小编今天累了，还要写实验报告，先溜走