When disabled, the CLKREQ# signal shall be asserted at all times whenever power is applied to the card. When enabled, the CLKREQ# signal may be de-asserted during an L1 Link state.
| 单词 | 翻译一般用途 | 翻译集成电路 |
|---|---|---|
| assert | 英 [??s??t] 美 [??s??rt] v.明确肯定；断言；坚持自己的主张；坚定；维护自己的权利(或权威) | v. 使能；置位*。 adj. 有效(状态) |
| de-assert | 英 [di-??s??t] 美 [di-??s??rt] vt. 不能坚持肯定；不敢断言；放弃；；消除线路上的信号。 n. 不能坚持肯定；不敢断言；放弃； | v. 禁能；复位*；释放(总线)。 adj. 无效(状态) |
*
在文章的开头，当应用位置和复位时，可以这样翻译： 动态时钟管理使能位（enable bit）禁能时，pcie卡供电后CLKREQ#由于效率低，应始终被定位(位置0)。动态时钟管理使能位（enable bit）使能时，CLKREQ#信号在L1链接状态（L1 Link state）由于低有效性，其他状态仍然是位置(位置0，因为低有效性)。
我们也可以套用有效状态和无效状态来翻译这句话： 动态时钟管理使能位（enable bit）禁能时，pcie卡供电后CLKREQ#信号应该一直有效（低有效）。动态时钟管理使能位（enable bit）使能时，CLKREQ#信号在L1链接状态（L1 Link state）无效(高无效)，其他状态仍然有效。