Express My Thanks to DX·Xing
前言 ：
Chapter 1:数字逻辑基础
进制：
进制间转换方法：
BCD：
余3码：
余3循环码：
格雷码(循环码):
二进制数→格雷码(循环码):
格雷码(循环码)→二进制数：
符号二进制码：
原码、反码、补码：
负数补码转换为十进制数：
逻辑代数
和，或，非门：
复合逻辑操作：
运算定理：
反演规则：
标准和或(逻辑函数):
逻辑函数的简化规则：
卡诺图：
二变量卡诺图：
三变量卡诺图：
四变卡诺图：
卡诺图简化例：
Chapter二、集成逻辑门电路；
概述：
什么是门电路？
逻辑门电路分类：
高低电平与正负逻辑电路：
数字逻辑电路的集成：
半导体三极管，MOS管、集成TTL门电路和继承CMOS门电路：
半导体三极管的输入输出特性：
MOS管道初步介绍：
集成TTL门电路：
TTL的与非门、或非门、开路门（OC门）、输出三态门：
CMOS介绍：
Chapter 3:组合逻辑电路
概述：
特点：
分类：
分析方法：
逆向分析：
Attention：非的与非→或！！！
组合电路例题分析：
编码器：
译码器：
3 - 8 二进制译码器（高电平有效）：
使能端举例：
数码显示器：2 - 10 进制译码器
例题分析：
比较器：
加法器：
1.半加器（Half Adder）：
2.全加器（Full Adder）：
加法器的级联：
数据的传输方式：
数据分配器：
定义：
1路 - 4路 数据分配器：
数据选择器：
定义：
4路 - 1路 数据选择器(省略逻辑图)：
8 路 - 1路 数据选择器：
数据选择器的拓展：
利用数据选择器实现组合逻辑函数：
举例1：
举例2：
8位校验电路举例：
图解原理分析：
PLD：Programmable Logic Device(可编程逻辑器件)
概述：
PLA及其应用：
PAL及其应用：
Chapter 4：集成触发电路和时序逻辑电路
概述
时序电路：任何时刻电路的输出，不仅和该时刻的输入信号有关，还取决于电路原来的状态。
时序电路的分类：
基本触发器：
基本触发器的分类：
基本触发器的原理：
波形图举例：
同步触发器：
同步RS触发器：
D触发器 :
主从触发器：
主从RS触发器：
主从T'触发器：
JK触发器（功能最完善的触发器）：
参考资料：
前言 ：
本学期开设了电路与电路分析课程，发现在没有足够的知识储备下，想要牢固掌握并理解本课程内容是十分困难的。因此，我决定以写博客的形式复习本课程的数字电路部分。
数字电路部分是本课程内容的第二篇，第一篇是电子器件与电子电路基础，我认为本书和PPT效果非常好，因此将择期更新。
目前，本篇文章更新至第二篇第4章的前半部分，时间仓促，故第二篇剩余内容也择期更新。
huel_weihaoran@163.com
Chapter 1:数字逻辑基础
进制：
二进制数优点：电路的两个开关分别表示高低电平，数码的储存和传输简单、可靠；
二进制数缺点：位数较多，使用不便，不符合人们的使用习惯；
1.十进制转换为二进制、八进制、十六进制——连除法；
当十进制数包含小数时，不断地将小数部分乘以要转换的进制，并按其积的正数，依次确定K0，K1······，直到被积数为0；这里举个栗子：
2.二进制、八进制、十六进制的转换：可以以二进制作为桥梁进行转换；
这里要8421，2421和5421间的转换；
注意2421码和5421码从十进制数码5开始与8421有区别！
(10010000) 8421BCD=(90)Ｄ
(863.2)D=(1110 1100 0011 . 0010)2421BCD = (1011 1001 0011 . 0010)5421BCD
余3码：
余3码的每个字符编码均比8421码多3；
相邻的两个代码之间按余3码循环码组成计数器时，每次转换过程只有一个触发器翻转，译码时不会发生竞争。
格雷码（循环码）：
由图易知：格雷码任何相邻的字符编码间仅有1位不同，增加了可靠性；
格雷码（循环码）→二进制数：
有符号的二进制码：
表示; "0"代表正数，“1”代表负数；
原码，反码，补码：
原码：+33→ ； -33→ ；
+4.625→
反码： +33 →0 100001； 正数的反码原码一致；
-33 →1 011110； 符号位保留，其他位取反；
补码： +33 →0 100001；
-33 →1 011111；
负数补码转换成十进制数：
规则:最高位(符号位)不动， 其余位（切记：不是减1）；
二进制：1 1111001 取反：1 0000110加1：10000111即为：-7；
逻辑代数
1.用英文字母表示的即为逻辑变量，其值非0即1；
2.原变量：字母头上没有取反符号；反变量：字母头上有取反符号；
3.如果输入逻辑变量 A、B、C ∙ ∙ ∙的取值确定之后，输出逻辑变量 Y 的值也被唯一确定，则称 Y 是 A、B、C ∙ ∙ ∙的逻辑函数。记为：
复合逻辑运算：
运算定理：
证明方法1：右侧公式通过公式法推出左侧公式；
证明方法2：利用真值表证明二者等价；
德·摩根律是反演规则的特殊形式；
反演规则：
举个栗子：
——注意辨析反演规则和德·摩根律，在选定反演规则的情况下，不能同时带有德·摩根律的想法，在选定德·摩根规则的前提下，不能同时带有反演规则，应该严格遵循两种原则的基本规则。
定义：标准与或式就是最小项之和的形式；类比离散数学中的主析取范式；
AB缺少变量C，A非C缺少变量B；因此，补上（C + C非）；（B + B非）；
（标准与或式）
最小项表格：
因此，我们可以类比的最小项，；
逻辑函数的化简规则：
1.并项法：
2.吸收法：
3.消去法：
卡诺图：
由图易知：
由图可知：逻辑相邻的两个最小项合并，只能消去一个因子；
在几何上，紧挨着的，行或列的两头，对折起来位置重合的，都是几何相邻（逻辑相邻）；
四变量的卡诺图：
卡诺图化简举例：
Chapter2：集成逻辑门电路；
概述：
何为门电路？
——实现基本逻辑运算和常用复合逻辑运算的电子电路；
逻辑门电路的分类：
重点介绍集成门电路的MOS门电路的CMOS门；
高低电平与正负逻辑电路：
高电平和低电平可以用正逻辑或负逻辑进行表达；
一般选用：2.4~5V 表示 “1”； 0~0.8V 表示 “0”；
数字逻辑电路的集成度：
一般来说，目前我们所研究的是中规模集成电路（MSI）；
半导体三极管、MOS管、集成TTL门电路和继承CMOS门电路：
半导体三极管的输入输出特性：
请注意：当发射结反偏，集电结正偏时，半导体三极管处于倒置放大状态，即有：
输出特性：
MOS管的初步介绍：
有N沟道和P沟道；
集成TTL门电路：
TTL的与非门、或非门、开路门（OC门）、输出三态门：
1.CMOS反相器：
注意：
则输入为0V时，TN截止，TP导通；输入为3.6V时，TN导通，TP截止；
2.CMOS的与非门和或非门：
3.CMOS的与门和或门：
4.CMOS的三态门：
Chapter 3:组合逻辑电路
概述：
-
特点：
-
分类：
- 逻辑功能：加法器，比较器，编码器，译码器，只读储存器；
- 开关元件：CMOS，TTL；
- 集成度：SSI，MSI，LSI，VLSI；
-
Attention：非的与非→或！！！
在F1中，可以将 A 视为 A非的非，根据非的与非为或，得到下图；
先利用结合律将A，B，C置于同一括号内，再加上非的非，可以化为：
再利用反演运算，即：
；注意A+B+C上方的非要保留；
第一步，写出逻辑表达式：
第二步，列出真值表：
第三步，分析可知，此电路实现了；
编码器：
将多种信号状态转化为：2^n → n；用二进制表示不同的事物；
8 - 3 编码器；10 - 4 编码器 ；8 - 3 优先编码器；
n种输出状态，就有2^n种不同的输入信号状态；
译码器是编码器的逆过程，即将n个二进制输入转化为2^n个输出信号；
2 - 4 译码器；3 - 8 译码器； 4 - 16 译码器；
3 - 8 二进制译码器（高电平有效）：
其逻辑表达式让我联系到了离散数学中真值表的极小项，取成真赋值；
请对比 8 - 3编码器的真值表：
3 - 8 译码器逻辑图（输出低电平有效，即在输出端取非）：
举例：当输入为 0 0 0时，输出为：1 1 1 1 1 1 1 0；
当输入为 1 1 1时，输出为：0 1 1 1 1 1 1 1；
想要电路正常工作，则s3，s2接地，s1接电源；
请注意，此时输出为极小项的非；
1.因为有3个变量，所以选择3 - 8译码器；
2.求出标准与非式：缺哪个，补哪个；AB→AB（C + C非）；
3.进行逻辑转换：
4.m7→Y7 ；m6→Y6 ； m5→Y5 ；m3→Y3；
5.
6.作图：
1.半加器（Half Adder）：
两个 1 位二进制数相加不考虑低位进位。
即：本位是进位是；
2.全加器（Full Adder）：
两个 1 位二进制数相加，考虑低位进位。
真值表如下：
标准与或式如下：
逻辑代换式如下：
加法器的级联：
假定1个加法器的平均传输延迟时间为T；
注意，0位的C接地（不进位）；
数据的传输方式：
并行传送和串行传送；
数据分配器：
定义：
广义上，其将一的数据，在的控制下，分配的个通道上；
P.S.一个具有使能端的译码器可以作为一个数据分配器。
1路 - 4路 数据分配器：
在2位地址（A1和A0）的控制，有选择地将数据D分配的Y0，Y1，Y2，Y3位；
：逻辑图的5条平行线：从上到下依次为：D，A1非，A1，A0非，A0；
数据选择器：
数据选择器是数据分配器的逆过程；
定义：
其将路的数据在的控制下，送到输出端的电路上；
4路 - 1路 数据选择器(省略逻辑图)：
当m0时，输出D0；当m1时，输出D1；当m2时，输出D2；当m3时，输出D3；
8 路 - 1路 数据选择器：
注意：D0 到 D7 是数据输入端； Y 和 Y非 是数据输出端；
而A0 A1 A2 是地址端；3 → 8 → 1； S非 是使能端，当且仅当值为0时使能；
数据选择器的拓展：
利用数据选择器实现组合逻辑函数：
因为任何组合逻辑函数都能以最小项的或的形式表示，而数据选择器的输出均为标准与或式，含地址的最小项，故可以使用数据选择器进行表达；
步骤1：有k个变量，则有k - 1个地址码；
步骤2：写出函数的标准与或式和选择器输出信号表达式；
步骤3：确定选择器各个输入变量的表达式；
步骤4：根据采用的数据选择器和求出的表达式画出连线图。
举例1：
因为有3个变量，所以选择2个地址码A0和A1；
函数的标准与或式：
数据选择器表达式：
不妨令：A0 = B ，A 1 = A；
则有：Y = D0A非B非 + D1A非B + D2AB非 + D3AB；
奇偶校验器：
作用：检验数据在传输过程中是否出现差错，若出现则停止输出；
奇校验：加了校验位使得1的位数为奇数；
偶校验：加了校验位使得1的位数为偶数；
8位校验电路举例：
S(odd) = 1 ; S(even) = 0; 电路实行了奇校验 ；
S(odd) = 0 ; S(even) = 1; 电路实行了偶校验 ；
当8位中1的个数位奇数时，P = 1；当8位中1的个数位偶数时，P = 0；
图解原理分析：
奇校验：So = 1 ,Se = 0; 则：Yod = 0； Ye = 1；
偶校验：S0 = 0 ,Se = 1; 则：Yod = 1； Ye = 0 ; （正确输出）
则：Yod = 1； Ye = 0 ; （正确输出）
奇校验：So = 1 ,Se = 0; 则：Yod = 1； Ye = 0；
奇校验：S0 = 1 ,Se = 0; 则：Yod = 1； Ye = 0 ; （正确输出）
则：Yod = 0； Ye = 1 ; （错误输出）
PLD：Programmable Logic Device(可编程逻辑器件)
概述：
1.按通用器件生产，但逻辑功能可由用户自己通过对器件编程来设定；
2.发展和分类（了解）
3.PLD内部电路的简化画法：
PLA及其应用：
如何利用PLA实现逻辑电路？
首先化为最简与或表达式，尔后画出PLA的阵列图；
举个栗子：
第一步：先将函数化为最简与或表达式；（可通过卡诺图化简）
第二步：根据最简与或表达式作出阵列图（横为与，竖为或）；
PAL及其应用：
举个栗子：竖线从左至右：A，A非，B，B非，C，C非，D，D非；
Chapter 4：集成触发电路和时序逻辑电路
概述
时序电路：任何时刻电路的输出，不仅和该时刻的输入信号有关，还取决于电路原来的状态。
时序电路的分类：
基本触发器：
基本触发器的分类：
基本R-S触发器、同步式触发器、边沿触发器、主从触发器......
基本触发器的原理：
当R和S均为1时，Q和Q非均为1，不满足互补关系，所以说，Q的输出具有随机性（由两个门的传输延迟时间所决定）。因此，我们用“不允许”来表示；
波形图举例：
同步触发器：
——触发器的工作状态不仅受输入端 (R、S)控制，还受时钟脉冲(CP) 的控制。
同步触发器分为同步RS触发器和同步D触发器；
同步RS触发器：
电路图及其符号（高电平输入触发器）：
工作原理：
波形图：
CP=0时，A，B被阻塞，保持原态；
CP=1时，输出为D；
主从触发器：
主从RS触发器：
工作原理：
波形图：
主从T'触发器：
T触发器与T'触发器相比，仅加入了控制端T：当T=0时，CP不起作用；当T=1时，与T´相同。
JK触发器（功能最完善的触发器）：
特性方程：
特性表：
功能表及其逻辑符号：
时许图：
----------------------------------------------未完待续，持续更新--------------------------------------------------------
参考资料：
1.郑家龙，王小海，章安元.《集成电子技术基础教程》北京:高等教育出版社；
2.杨玉叶电子技术课件（PPT）；