第三课(更新时间:2021.9.6）

CPU它是单片机的核心部件，可以算术、逻辑和位数据，产生一系列控制信号，协调各部分的工作。CPU包括运算器和控制器用于各种算术和逻辑操作，实现数据传输，CPU正常工作需要部分使用SER。

8位的MCS-51单片机的CPU内部有数术逻辑单元ALU（Arithmetic Logic Unit）、累加器A(8位)，寄存器B(8)程序状态字PSW(8)程序计数器PC(有时也叫指令指针，也就是说IP，16位)，地址寄存器AR(16存器(16位)DR(8)指令寄存器IR(8位)令译码器ID、由控制器等部件组成。 

• 计算机包括算术逻辑单元部件 ALU（Arithmetic and Logic Unit）、位处理器、8 位累加器 A、寄存器 B、两个 8位临时存储器 TMP1 和 TMP2 以及程序状态字寄存器 PSW（8 位）等。ALU 不仅可以实现8位数据的加、减、乘、除、增、减、十进制调整、比较等算术操作和逻辑操作，还具有一般微机所不具备的位置处理功能，可以对位变量进行位置、清、补、和等操作。
• 控制器是 CPU 的神经中枢，它识别指令并根据指令性质协调单片机内部各组成单元自动协调地工作。主要包括程序计数器 PC、PC增量器、指令寄存器、指令译码器、定时和控制逻辑电路等。其功能是在主振动频率的基础上产生时钟信号，向单片机内的每个组成单元发送各种微控制信号，控制指令的读取、翻译和执行，并定期和逻辑地控制指令执行过程。

• 算术/逻辑部件ALU 算术/逻辑部件ALU用于完成加、减、乘、除的算术操作和布尔代数的逻辑操作。通过判断计算结果来影响程序状态标志寄存器PSW为判断、转移、十进制调整和错误提供依据。

• 累加器A 累加器A是8位寄存器CPU工作最繁忙的寄存器。在算术逻辑操作中，请将操作数或操作结果存储在累加器A中，并与外部存储器和I/O接口处理时，累加器A应完成数据传输。

• 寄存器B 寄存器用于乘坐和运算中B。在进行乘法操作时，寄存器B用于存储乘数和积累的高字节：在进行除法操作时，寄存器B用于存储除数和余数。寄存器B可作为通用寄存器使用，而不进行乘法和除法操作。

• 程序状态标志寄存器PSW 程序状态标志寄存器PSW它是一个8位寄存器，用于存储当前指令执行后操作结果的某些特征，以便为下一个指令的执行提供依据。寄存器的含义如图2-7所示。 Cy：进位标志位。在加减操作中，如果操作结果的最高位有进位或借位，则Cy自动置1，否则Cy设置0；布尔操作操作时，Cy（简称C）作为布尔处理器。

  AC：辅助进位标志位。如果低4位向高4位有进位或借位，则位或借位，AC被置"1”，否则AC被置0。十进制调整指令AC也作为十进制调整的判断位置。

  F0:用户标志位。用户可以使用软件F为了确定程序的流向，0位置定程序的流向。

  OV：当计算结果溢出时，溢出标志位OV为1，否则为0。这个标志反映了计算结果是否溢出。

  D1.未定义位置。

  P：奇偶标志位。MCS-单片机采用偶校验。当累加器A中的1数为奇数时，P置“1",否则P置“0"。此位反映累加器A中内容“1"它经常用于机间通信。

• RSI、RS0:选择工作寄存器区域，用于选择当前工作的寄存器区域。用户通过RS1、RS选择当前工作寄存器区的0内容。RSI、RS0内容与工作寄存器区的对应关系如表2-2所示。

• 指令寄存器IR并指示译码器ID 指令寄存器IR是存储指令代码的地方。执行指令时，CPU将从程序存储器中读取的指令代码发送到指令存储器，然后通过指令控制电路发出相应的控制信号，最终完成指令规定的操作。
• 程序计数器PC 程序计数器PC其功能与普通微机相同，用于存放CPU执行下一个指令的地址。当一个指令遵循时PC从程序存储器中取出地址后，PC将自动添加1，指向下一个指令。程序计数器PC是一个16位的寄存器，可寻址64KB程序存储空间。
• 堆栈指针SP 堆栈是为子程序调用和中断处理而设计的。为了实现子程序调用和返回，保护中断断点和正确返回，以及子程序嵌套和多个中断，需要保存断点和现场数据堆栈，执行子程序或中断程序也需要恢复现场和断点，即堆栈数据弹出，即堆栈数据采用先进原则，最先进的堆栈数据最终弹出，等等。
• MCS-51在片内RAM区域开辟了堆栈，堆栈区域可以在片区内RAM软件设置可用于中间移动和栈底。而堆栈指针SP用来指示堆栈的位置。栈为空时，SP当有数据压入栈底时，指向栈底，SP的值也随之变化，压入压栈数据前，先修改SP值，即SP 1-SP,再次压入数据。机器复位后，SP的内容为07H,因此，压栈的第一个数据是08H单元中。
• 数据指针寄存器DPTR 数据指针寄存器DPTR它是一个16位的专用寄存器，也可以用作两个8位的寄存器DPH和DPL。 DPH为DPTR高字节，DPL为DPTR低字节。DPTR主要用作外部数据存储器的地址指针，可用于64KB间接搜索外部数据存储器。工作寄存器和特殊功能寄存器MCS-51单片机不可机不可缺少的组成部分MCS-51工作寄存器和特殊功能寄存器。

MCS-51有32个工作寄存器，分为4个区(或组)，每个区有8个寄存器R0、Rl、R2、R3、R4、R5、R6和R7.每时每刻只有一个区工作。程序状态标志寄存器PSW中的RS1、RS0的值决定了当前的工作区：

当RS1RS0=00 0区为工作区； 当RS1RS0=01 1区为工作区； 当RS1RS0=10时，2区为工作区； 当RS1RS0=11时，3区为工作区。

这32个工作寄存器不仅有名称和区号，还有地址。H?1FH共32个存储单元。

00H—07H分别对应0区R0—R7； 08H?0FH分别对应1区R0?R7； 10H?17H为2区，分别对应R0?R7； 18H?1FH三区分别对应R0?R7。

这32个存储单元是内部数据存储器RAM）的00H~1FH存储空间与普通微机中的通用寄存器基本相同。不同的是，普通微机的通用寄存器不占用RAM空间，所以只有名字，没有相应的地址；MCS-51单片机工作寄存器R0?R7可以用名字或地址来表示。其中R1、R除工作寄存器外，寄存器还经常做地址指针。

除程序计数器外PC外，MCS-51单片机还有21个特殊功能寄存器，它们除了各自的名字外，还有唯一的地址，分散在片中RAM中的80?FFH在128个存储单元中。由这128个存储单元组成SFR未占用的单元不能在块中使用。

== 接下来重点关注对SFR进行学习 ==

传统的MCS-51存储器有三个空间，分别是片内RAM（内部数据存储器）、片外RAM（外部扩展的数据存储器） 和 ROM（内部或者外部程序存储器）。 按照具体数据的物理存储空间来说，MCS-51单片机在有四个物理存储空间，它们分别是：片内程序存储器(片内ROM)、片外程序存储器(片外ROM)、片内数据存储器（片内RAM）、片外数据存储器(片外RAM)。

上述的这四种物理存储空间中，最早的8031单片机，只有数据存储器即内部RAM是标配的，其他都需要外扩，而到来的8051兼容机中，内部的数据存储器（RAM）和内部的程序存储器（ROM）都成了标配。只不过更加不同型号，RAM和ROM的大小有些许区别。 那么，在那个存储器贵如金的年代，为何还要将RAM作为标配？而且这个还是价格非常昂贵的静态RAM。这是因为，哈佛结构的计算机，存储器是整个计算体系的核心，你可以发现，51单片机外设相关的存储器，它们都被编入数据存储器（RAM）的地址。 MCS-51单片机的地址范围是00H到7FH （52系列延伸到FFH），为8位地址，所以最大可寻址的范围为256个单元地址。 这些地址被分成4个功能区： 地址00H~1FH，共32字节，分成四个工作寄存器区，每区有寄存器 R0~R7。此存储区如果需要使用寄存器进行数据的存储，则可以直接使用寄存器寻址。如“MOV A，R0”。 地址20H-2FH，共16字节，是位寻址区，共有128个“位”，位地址：00~7FH。此区域的变量，也可按照字节寻址，来读写。如，我们将20H地址的第0位（0或者1）移入程序状态字（PSW）的进位标志位（C），则可以：“MOV C, 20H.0”。 地址30H-7FH，这个区域内的内存空间，主要是存放用户编写程序时产生的临时数据，这块区域内的寻址方式都为间接寻址，而且只能按照字节单位进行寻址。如果使用C语言要访问内部存储区，那么你所定义的指针只能指向这一片地址。 地址80H-FFH，此区域为特殊功能寄存器区（SFR），共有128个地址，其中离散的分布着21个特殊功能寄存器，必须直接寻址才能读写。另外，部分地址可以被8整除的特殊功能寄存器，也可以支持位寻址。（52系列，在此范围，还有128字节的 RAM，必须间接寻址才能读写）。 注意，在51单片机的内部RAM中进行编程的时候，必须使用MOV指令进片内RAM的读写。

除了内部RAM的这些存储空间，MCS-51单片机也支持外部RAM的扩展。普通51单片机最大可以片外扩展64K字节空间的RAM，其地址范围为0000H~FFFFFH，我们可以使用标准MCS-51单片机的P0口和P2口对RAM进行扩展。 片外RAM地址的最大范围是0000H到FFFFH，即最大容量为64KB。对片外RAM读写，必须使用 MOVX 指令。 对片外RAM采用间接寻址方式，R0、R1和DPTR都可以做为间接寻址寄存器，R0、R1是8位的寄存器，即R0、R1的寻址范围最大为256个单元，而DPTR是16位地址指针，寻址范围就可达到64KB。 也就是说在寻址片外RAM时，寻址范围超过了256B，就不能用R0、R1做为间接寻址寄存器，而必须用DPTR寄存器做为间接寻址寄存器。

除了RAM可以扩展之外，51单片机还支持外部程序存储器的扩展，此时做外ROM扩展的时候，需要使用到PSEN引脚去做芯片的选通。PSEN（非）为外部程序存储器读选通信号，在读外部ROM时PSEN（非）低电平有效，以实现外部ROM单元的读操作，全拼为Program Store Enable。

ROM的地址范围是0000H到FFFFH，容量即为64KB，地址长度16位，作用是 存放程序及程序运行时所需的常数。 其中4K地址（0000_{0FFFH）的空间保留在了在片内，剩余的其它地址被用作片外ROM的地址，因此如果要扩展片外ROM，则其地址范围最大为（0x1000}0xffff）。当引脚EA为高电平时，则寻址内部ROM，当EA为低电平时，则寻址外部ROM。如果单片机想要读取ROM中的数据，必须使用 MOVC 指令。

对单片机的控制，其实就是对I/O口的控制，无论单片机对外界进行何种控制，或接受外部的何种控制，都是通过I/O口进行的。51单片机每个IO端口结构都有差异，都各有各的特点。在平时的应用中，特别是设计外围硬件的时候，如果不了解其内部结构的话设计起来也许会有问题（特别是用到P0口），所以好好了解每个端口的结构是非常有必要的。再有一点是51单片机的引脚不像STM32那样可以支持重映射，所以硬件布局的时候也要注意这一点。

• P0作为普通I/O端口使用时的工作原理 P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0（低电平），与门的输出是0，V1管就截止，在多路控制开关的控制信号是0（低电平）时，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。　　　 P0口用作I/O口时，其由数据总线向引脚输出（即输出状态Output）的工作过程： 　　当写锁存器信号CP 有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。我们知道，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。 P0口用作I/O口线，其由引脚向内部数据总线输入（即输入状态Input）的工作过程： 数据输入时（读P0口）有两种情况 1、读引脚 读芯片引脚上的数据，读引脚数时，读引脚缓冲器打开（即三态缓冲器的控制端要有效），通过内部数据总线输入。 2、读锁存器 通过打开读锁存器三态缓冲器读取锁存器输出端Q的状态。 在输入状态下，从锁存器和从引脚上读来的信号一般是一致的，但也有例外。例如，当从内部总线输出低电平后，锁存器Q＝0，Q非＝1，场效应管T2开通，端口线呈低电平状态。此时无论端口线上外接的信号是低电乎还是高电平，从引脚读入单片机的信号都是低电平，因而不能正确地读入端口引脚上的信号。又如，当从内部总线输出高电平后，锁存器Q＝1，Q非＝0，场效应管T2截止。如外接引脚信号为低电平，从引脚上读入的信号就与从锁存器读入的信号不同。为此，8031单片机在对端口P0一P3的输入操作上，有如下约定：为此，8051单片机在对端口P0一P3的输入操作上，有如下约定：凡属于读-修改-写方式的指令，从锁存器读入信号，其它指令则从端口引脚线上读入信号。 读-修改-写指令的特点是，从端口输入(读)信号，在单片机内加以运算(修改)后，再输出(写)到该端口上。这样安排的原因在于读-修改-写指令需要得到端口原输出的状态，修改后再输出，读锁存器而不是读引脚，可以避免因外部电路的原因而使原端口的状态被读错。

• P0作为地址/数据复用口使用时的工作原理 这时多路开关‘控制’信号为‘1’，‘与门’解锁，‘与门’输出信号电平由“地址/数据”线信号决定；多路开关与反相器的输出端相连，地址信号经“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出。 当P0作为地址/数据总线使用时，在读指令码或输入数据前，CPU自动向P0口锁存器写入0FFH，破坏了P0口原来的状态。因此，不能再作为通用的I/O端口。以后在系统设计时务必注意在程序中不能再含有以P0口作为操作数（包含源操作数和目的操作数）的指令。 　　 当控制信号为1，地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。（蓝色字体为电平） 反之，控制信号为“1”、地址信号为“1”，“与门”输出为高电平，V1管导通；反相器输出低电平，V2管截止，输出引脚的地址信号为高电平。请看下图（蓝色字体为电平） 可见，在输出“地址/数据”信息时，V1、V2管是交替导通的，负载能力很强，可以直接与外设存储器相连，无须增加总线驱动器。 P0口又作为数据总线使用。在访问外部程序存储器时，P0口输出低8位地址信息后，将变为数据总线，以便读指令码（输入）。   在取指令期间，“控制”信号为“0”，V1管截止，多路开关也跟着转向锁存器反相输出端Q非；CPU自动将0FFH（11111111，即向D锁存器写入一个高电平‘1’）写入P0口锁存器，使V2管截止，在读引脚信号控制下，通过读引脚三态门电路将指令码读到内部总线。 如果该指令是输出数据，如MOVX @DPTR，A（将累加器的内容通过P0口数据总线传送到外部RAM中），则多路开关“控制”信号为‘1’，“与门”解锁，与输出地址信号的工作流程类似，数据据由“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出。 如果该指令是输入数据（读外部数据存储器或程序存储器），如MOVX A，@DPTR（将外部RAM某一存储单元内容通过P0口数据总线输入到累加器A中），则输入的数据仍通过读引脚三态缓冲器到内部总线，其过程类似于上图中的读取指令码流程图。

P1口的结构最简单，用途也单一，仅作为数据输入/输出端口使用。输出的信息有锁存，输入有读引脚和读锁存器之分。P1端口的一位结构见下图。

由图可见，P1端口与P0端口的主要差别在于，P1端口用内部上拉电阻R代替了P0端口的场效应管T1，并且输出的信息仅来自内部总线。由内部总线输出的数据经锁存器反相和场效应管反相后，锁存在端口线上，所以，P1端口是具有输出锁存的静态口。 当要正确地从引脚上读入外部信息，必须先使场效应管关断，以便由外部输入的信息确定引脚的状态。为此，在作引脚读入前，必须先对该端口写入l。具有这种操作特点的输入/输出端口，称为准双向I/O口。8051单片机的P1、P2、P3都是准双向口。P0端口由于输出有三态功能，输入前，端口线已处于高阻态，无需先写入l后再作读操作。 P1口的结构相对简单，前面我们已详细的分析了P0口，这里我就不多论述了。单片机复位后，各个端口已自动地被写入了1，此时，可直接作输入操作。如果在应用端口的过程中，已向P1一P3端口线输出过0，则再要输入时，必须先写1后再读引脚，才能得到正确的信息。此外，随输入指令的不同，H端口也有读锁存器与读引脚之分。

P2端口的一位结构见下图： P2端口在片内既有上拉电阻，又有切换开关，所以P2端口在功能上兼有P0端口和P1端口的特点。这主要表现在输出功能上，当切换开关向下接通时，从内部总线输出的一位数据经反相器和场效应管反相后，输出在端口引脚线上；当多路开关向上时，输出的一位地址信号也经反相器和场效应管反相后，输出在端口引脚线上。 　　对于8031单片机必须外接程序存储器才能构成应用电路（或者我们的应用电路扩展了外部存储器），而P2端口就是用来周期性地输出从外存中取指令的地址(高8位地址)，因此，P2端口的多路开关总是在进行切换，分时地输出从内部总线来的数据和从地址信号线上来的地址。因此P2端口是动态的I/O端口。输出数据虽被锁存，但不是稳定地出现在端口线上。其实，这里输出的数据往往也是一种地址，只不过是外部RAM的高8位地址。 　　在输入功能方面，P2端口与P0和H端口相同，有读引脚和读锁存器之分，并且P2端口也是准双向口。P2端口的主要特点包括： ①不能输出静态的数据； ②自身输出外部程序存储器的高8位地址； ②执行MOVX指令时，还输出外部RAM的高位地址，故称P2端口为动态地址端口。 即然P2口可以作为I/O口使用，也可以作为地址总线使用。 　　下面简单分析下它的两种工作状态。 　　1、作为I/O端口使用时的工作过程 当没有外部程序存储器或虽然有外部数据存储器，但容易不大于256B，即不需要高8位地址时（在这种情况下，不能通过数据地址寄存器DPTR读写外部数据存储器），P2口可以I/O口使用。这时，“控制”信号为“0”，多路开关转向锁存器同相输出端Q，输出信号经内部总线→锁存器同相输出端Q→反相器→V2管栅极→V2管9漏极输出。 由于V2漏极带有上拉电阻，可以提供一定的上拉电流，负载能力约为8个TTL与非门；作为输出口前，同样需要向锁存器写入“1”，使反相器输出低电平，V2管截止，即引脚悬空时为高电平，防止引脚被钳位在低电平。读引脚有效后，输入信息经读引脚三态门电路到内部数据总线。 　　2、作为地址总线使用时的工作过程 P2口作为地址总线时，“控制”信号为‘1’，多路开关车向地址线（即向上接通），地址信息经反相器→V2管栅极→漏极输出。由于P2口输出高8位地址，与P0口不同，无须分时使用，因此P2口上的地址信息（程序存储器上的A15~A8）功数据地址寄存器高8位DPH保存时间长，无须锁存。

P3口是一个多功能口，它除了可以作为I/O口外，还具有第二功能，P3端口的一位结构见下图。 由上图可见，P3端口和Pl端口的结构相似，区别仅在于P3端口的各端口线有两种功能选择。当处于第一功能时，第二输出功能线为1，此时，内部总线信号经锁存器和场效应管输入/输出，其作用与P1端口作用相同，也是静态准双向I/O端口。当处于第二功能时，锁存器输出1，通过第二输出功能线输出特定的内含信号，在输入方面，即可以通过缓冲器读入引脚信号，还可以通过替代输入功能读入片内的特定第二功能信号。由于输出信号锁存并且有双重功能，故P3端口为静态双功能端口。 　　P3口的特殊功能（即第二功能）： 　　在应用中,如不设定P3端口各位的第二功能(WR,RD信叼的产生不用设置),则P3端口线自动处于第一功能状态，也就是静态I／O端口的工作状态。在更多的场合是根据应用的需要，把几条端口线设置为第二功能，而另外几条端口线处于第一功能运行状态。在这种情况下，不宜对对P3端口作字节操作，需采用位操作的形式。