前言：
2022年3月在芯动科技官网投票FPGA岗位，当天简历筛选，笔试机会。芯动题目规律，偏向基础概念题。10道单选题，5道多选题，5道简答题。
目录
- 前言：
- 单选题(只记4道)
- 多选题(只记4道)(第五道题是关于降低时钟频率的)
- 问答题(只记得4道)
单选题(只记4道)
1、综合是EDA在下面的综合描述中，设计过程的关键步骤是错误的。答案：D A、综合是将抽象设计水平中的一种表示转化为另一种表示的过程。 B 、综合是将电路的高级语言转化为低级语言FPGA/CPLD网表文件的基本结构相映射。 C、为了满足系统的速度、面积和性能要求，需要对综合进行约束，称为综合约束。 D、可以理解，用电路网表文件表示软件描述和给定硬件结构的映射过程是唯一的（即综合结果是唯一的）。
2、关于异步设计的危害，下面说法错误的是 ()。答案：D A、随着每次布局布线的不同，信号的延迟也会有所不同PVT可靠性差，移植不容易。 B