当电路中出现阻抗不匹配时，通常采用电阻端接来实现阻抗一致性。
源端端接
源端端接设计，又称串联端接设计，是一种常用的端接设计。端接方法是在芯片端出后添加端接电阻，并尽可能靠近输出端。计算原理是源阻抗Rs加端接电阻R0的值等于传输线的阻抗Z0.源端端接有其自身的特点，大致总结如下。
(1)源端端接非常简单，端接只需要一个电阻。
（2）当驱动端设备的输出阻抗与传输线的特性阻抗不匹配时，源端端可以在开始时匹配阻抗；当电路不受终端阻抗的影响时，非常适合源端端接；如果接收端反射，则不适合源端端接。
(3)端接适用于单负载设计。
(4)当电路信号频率较高或信号上升时间较短(尤其是高频时钟信号)时，不适合使用源端端接。因为添加端接电阻会延长电路的上升时间。
(5)适当的源端端接可以减少电磁干扰（EMI）辐射。
并联端接
并联端接是将端接电阻并联在链路中，一般将端接电阻分为上拉电阻并联端接和下拉电阻并联端接。
并联端放置在接收端，因此反射可以很好地消除，使用的元件只有电阻。
从电路结构可以看出，即使电路保持静态，并联端接仍然会消耗电流，因此驱动电流需求相对较大。很多时候，驱动端不能满足并联端接的设计，特别是在多载时，驱动端更难满足并联端接所消耗的电流。因此，一般不使用并联端接TTL和COMS电路。与此同时，振幅值降低，噪声容量也降低。
戴维宁端接
戴维宁端接是使用两个电阻组件的分压电路，即使用上拉电阻R1和下拉电阻R构成端接，通过R1和R2吸收反射能量。戴维宁端接的等效电阻必须等于线路的特性阻抗。
戴维宁端接模式，由于一直存在直流功耗，因此需要更多的电源功耗，也会降低源端的驱动能力。从信号接收端的波形可以看出，戴维宁端接的范围降低了，因此噪声容量也降低了。同时，戴维宁端接需要使用两个分压电阻，电阻的选择相对麻烦，使许多电路设计工程师在使用这种端接时总是非常谨慎。
DDR2和DDR选择通信号网络的数据和数据ODT戴维宁端接用于端接电路。
RC端接
RC端接在并联下拉端接的电阻下增加一个电容，并将其拉到地面，因此RC端接是由电阻和电容组成的端接。RC端接也可视为并联端接。电阻值等于传输线的阻抗，电容值通常较小。
RC端接可以很好地消除源带来的反射影响，但是RC电路也可能导致新的反射。RC端接电路中有电容，静态电路时直流功耗很小。
信号波形的低电平电压增加了很多，所以RC端接后电路的噪声容量降低。RC端接后，由于引入RC延迟电路，因此信号波形边缘明显变慢，其变化程度和RC端接电阻值与电容值直接相关。RC端接不适用于非常高速的信号及时钟电路端接。RC端接模式需要两个装置：电阻和电容。
从电气性能的角度来看，电阻端接匹配不仅可以提高信号质量，还可以用来控制信号边缘变化的速率，即控制信号的上升时间；也可以改变信号电平的类型，即转换。