1.计算机组成原理 实验系列，1，总线和寄存器 二、进位加法器 三、比较器(仲裁器) 四、计数器 五、运算器 六、存储器 七、时序发生器 八、微程序控制器 九、硬布线控制器，赖晓铮 博士 华南理工大学 QQ: 68046508，(9)硬布线控制器 实验,实验内容： 设计单周期和多周期硬布线版本CPU，比较两者状态机的区别。两个版本的CPU微程序版本在功能上完全兼容CPU(数据通路相同，指令集相同)，只用硬布线逻辑取代微程序控制器，产生时序各阶段所需的微操作信号。两个版本的CPU微程序版本在功能上完全兼容CPU(数据通路相同，指令集相同)，仅用硬布线逻辑取代微程序控制器，产生时序各阶段所需的微操作信号。,实验目的： 掌握硬布线控制器的组成原理和设计方法。 了解单周期和多周期硬布线控制器的状态机模型，了解两者的区别。,单周期硬布线控制器版本CPU,多周期硬布线控制器版本CPU,CPU指令格式，NOP,空指令：不执行任何操作，HLT,断点：硬件停机，JMP1、间接寻址： addr1 =addr2，addr2 PC,JMP二、直接寻址： addr1 PC,二次间址：addr1=addr2, addr2=addr3, addr3PC,JMP3,单周期 硬布线控制器 状态机，多周期 硬布线控制器 状态机,Meal。
2、y状态机，单周期 硬布线控制器 状态机流程图，指令翻译 电路 微操作信号 硬布线逻辑，(单周期) 时序发生器，多周期 硬布线控制器 状态机流程图，M1M时序：M=NOPM1 JMP1M2 JMP2M3 JMP3M4,LDIR = #LDPC = M1 LDAR = PC_INC = 1 #OE = (多周期) 时序发生器指令翻译电路 M硬布线逻辑 微操作信号 硬布线逻辑，初始化过程： 时钟CLK接在MANUAL_CLK端，令RESET=1，则#CLR=0.清零微地址寄存器MAx指令寄存器IR。此时， #HLT=1 ，且74LS194状态S0,S1=一、一、工作模式是送数。此时， #HLT=1 ，且74LS194状态S0,S1=一、一、工作模式是送数。 手动按钮MANUAL_CLK一次，令CLK上升沿跳变，节拍T1,T2,T3,T4=1,0,0,0。 令RESET=0，74LS恢复循环右移模式，进入第一条指令的取指周期节拍时序。,重启过程(跳出HLT断点： 时钟CLK接在MANUAL_CLK端，令RESET=1，则#CLR=0.清零微地址寄存器MA4MA0和指令寄存器IR。此时，#HLT=1，且74LS194状态S0,S1=一、一、工作模式是送货。
3、数。 令RESET=0，74LS恢复循环右移模式，进入第一条指令的取指周期节拍时序。 注：跳出断点后，CPU进入HLT下一个指令的指令取指周期。,实验步骤： 1) 编译下页所示的机器语言源程序，生成HEX程序存储器将文件烧写到单周期和多周期硬布线控制器版本PROGRAM中(编译烧写asm文件方法见2.6存储器实验：ROM批量导入数据) 2) 在单周期硬布线控制器版本中CPU多周期硬布线控制器版本CPU中，上述机器语言程序手动或自动执行。观察寄存器，每次单步或自动运行到断点AR、IR、PC及总线BUS对比单周期和多周期硬布线控制器的程序运行效率差异。观察寄存器，每次单步或自动运行到断点AR、IR、PC及总线BUS对比单周期和多周期硬布线控制器的程序运行效率差异。JMP1_2_3,思考题： 多周期硬布线控制器能否取消？TCLOCK，简化为只有一级状态的机器MCLOCK？如果可以，如何修改硬布线控制器电路？ 在本实验的 CPU在模型机上增加两个74LS173寄存器R1和R2.连接总线BUS扩展8位拨码开关CPU指令集，添加以下内容MOV/SET指令及相应的微指令： 注：IMM是由拨码开关输入的8位立即数；RA和RB指令功能 描述中的逻辑寄存器可以对应R0或R1寄存器。,(九)硬布线控制器 实验、思考题： 参考上述2.5运算器实验增加74LS181运算器电路扩展CPU指令集，添加以下内容ADD/SUB/AND/OR/XOR指令及相应的微指令:(9)硬布线控制器 实验,The End !,。
实验计算机组成原理 2.9 会员我***分享，可在线阅读，更多相关实验计算机组成原理 2.9 请在金锄头文库上搜索硬布线控制器课件。