很多很快进入这个行业的朋友潜意识里会认为FPGA这是一件非常深刻的事情，可以掌握FPGA一定是极其厉害的人。
事实上，这是一种误解。
我们讨论的FPGA只是基于已有的FPGA芯片做后端排列组合的工作内容，而不是设计和制造新的FPGA世界上能做到这一点的公司屈指可数。
在说明FPGA为什么转IC前端之前，需要明确一下概念。
点击添加图片描述(最多60个字) 编辑 FPGA像是IC乐高在业内(拼乐高容易，制作乐高极难)，它由大量的基本单元组成，让你形成自己想要实现的功能。
FPGA：Field（现场） Programmable（可编程） Gate（逻辑门） Array（阵列） 它突出了大量的逻辑门单元，这些逻辑单元可以随时组装在任何地方装积木一样吗？
在硬件描述语言出现之前，电路是用门搭建的。
逻辑门单元是构成所有数字逻辑器件的基本单元。在数字世界中，你想做什么，实现什么功能，都可以通过堆叠逻辑门来实现，也就是说FPGA在数字领域几乎无所不能。
前些年某FPGA公司宣传其产品被称为万能芯片FPGA理论上，只要有足够的资源（足够的积木），数字域几乎可以实现任何功能，限制速度、功耗和系统成本。
1、作用ASIC——专用集成电路ASIC由IC设计师根据具体电路要求设计专用逻辑电路，设计完成后生成设计网表，交给芯片制造商。流动后，内部逻辑电路固定，芯片功能固定。
FPGA——现场可编程门阵列FPGA由Xilinx，Alter当设备制造商提供时，设计人员只需根据需要选择相应的设备，然后设计逻辑电路并下载到FPGA在设备中，可以随时修改所需的电路功能。
2、适用性FPGA主要用于快速迭代或小批量产品，或作为ASIC加速算法验证。
ASIC用于设计规模大、复杂度高的芯片，或成熟度高、产量大的产品。
3.成本小批量需求时，单片FPGA成本低于ASIC，随着产品量的增加，单片ASIC成本逐渐降低
4.在相同的工艺条件下，功耗，FPGA要大于ASIC。FPGA，静态存储器，特别是基于每个单元占用大量硅面积和六个晶体管的静态存储器（SRAM）的查寻表（LUT）配置元件技术FPGA，功耗功耗ASIC大得多。
5、速度FPGA内部是基于一般结构，根据RTL选择内部布局布线进行设计，当然，通用必然会导致冗余。
ASIC根据设计要求进行优化cell逻辑资源，实现最佳布局，减少布局延迟和CELL延时。 显而易见，FPGA在适用性、普遍性、成本、功耗、速度等方面ASIC竞争。
1.设计思想需要数字逻辑 ：对于任何具体的功能，如何将设备中的单元结合起来实现，需要哪些单元？如何连接这些单元？每个单元之间连接的顺序是什么？
2.从头到尾实施一套设计环境（FPGA制造商提供的编译工具 - Lattice的Diamond、Intel的Quartus、Xilinx的Vivado）
3.连接你的逻辑思维和机器操作的通信工具 - 设计语言(原理图，Verilog、VHDL等等）。
设计思想和语言工具ASIC说白了，大家都要写。Verilog，许多地方自然互通。
三、FPGA转IC前端的原因
并不是说FPGA必须转数字IC，这只是一个方向。
真正的原因是这样做RTL工程师必须转移到系统层面，只有RTL没有任何希望走上与协议的道路。
19年的Xilinx 开发者大会（XDF）之后，新的开发平台和自适应芯片减少了FPGA在同一平台上开发软硬件，尽可能使用高级软件语言（c 、python等)整体SOC这也是未来FPGA发展趋势，让无论是否会HDL人们可以立即使用它。
从底层开始，慢慢积累学习，最终在SOC只有实现软硬件的整体控制设计，才能在当前岗位上提水平。
RTL工程师在这方面有一点优势，从技术上讲，数字IC设计只会比FPGA更加复杂：
更快的时钟
更统一的coding style
更严格的STA
更系统的仿真
更低的功耗
可用资源较少
至于UVM模拟，即使不做IC，传统的FPGA工程师还应掌握系统模拟产品的开发和后期维护，节省不可估量的时间。
FPGA受环境因素的限制，ASIC/SOC一定是未来发展的大趋势。
如果你愿意留在当前的舒适区，做一个传统的FPGA工程师没什么不好，但如果你想在工作中取得突破，你会大胆前进IC前端吧！