1 简介

适当的去耦、旁路和降低电源噪声对于保证振荡器的最佳性能非常重要。 在印刷电路板上放置电容器的常见策略是 (PCB) 附近的高速设备。 这些电容器具有重要功能：

• 为元件提供瞬时电流
• 通过系统减少噪声传播
• 分流电源噪声 GND

介绍了以下部分SiTime建议单端和差分定时器件的去耦、旁路、噪声抑制和电源条件。

2 解耦

快速开关设备，如时钟振荡器，对电源要求很高。 高时钟速率和快速上升时间(通常是 1 ns 在范围内)使电源难以及时提供所需的电流。 因此，设备上的电源电压电平会降低。 安装去耦电容器作为本地蓄水池，以确保设备始终有足够的电荷。

SiTime 振荡器建议 VDD 引脚与单端与差分设备接地层之间使用 0.1 μF 陶瓷去耦电容器。 图 1 和图 2 显示了带有 0603 尺寸、0.1 μF 去耦电容器 C 的 SiTime 4 引脚振荡器的示例布局。图 3 显示了 SiTime 芯片级封装 (CSP) 示例布局。 图 1、2 和 3 所有显示的线路都需要用阻焊层覆盖。 对于 SiTime 的 4 引脚器件，时钟引脚器件 1 可用于支持输出启用、待机、扩展禁用等，VCXO 控制或自动校准等功能。 承载高边缘速率信号和噪声电源开关信号的布线应至少布线 1 毫米远，并引脚 1 走线正交。 请参考进一步布局指南 6 节。

图 1:当电路板允许振荡器引脚之间的布线时，带有去耦电容器 4 引脚 SiTime 器件的布局示例

图 2:当电路板生产不允许振荡器引脚之间的布线时，带有去耦电容器 SiTime 设备布局示例

图 3：CSP 设备布局示例

图 4：2012 (QFN) 设备布局示例

3 通过传递

在当今高处理器速度和数据速率下，系统中存在大量噪声。 时钟振荡器产生的近似方波包含单元的基频和信号的高谐波分量。 为了限制通过系统传播的噪声，旁路电容器需要提供低阻抗路径，并将这种瞬态能量分流到地面。

0..1 μF 去耦电容器为所有 SiTime 无需额外的旁路电容器，设备提供足够的旁路能力。

用户可以考虑为 SiTime 额外的振荡器 1 nF 或 10 nF 旁路，差分输出高频(150 MHz 以上)运行以抑制电源网络上的高时钟谐波。

4 电源降噪

在大多数应用中，VDD 和 GND 之间的单个 0.1 μF 电容器将分流电源上可能存在的大部分噪声 GND。 SiTime 内部稳压器用于降低电源噪声的影响。 然而，用户可以考虑进一步减少任何残余电源噪声对振荡器输出抖动的影响 RC 或 LC 电源滤波策略。 SiTime 建议高速应用，如波特率大于 6 Gbps 串行接口(例如，8.5 Gbps 光纤通道及串行 10 Gbit 以太网）。

图 5：RC 电源滤波器

RC 滤波，如图 5 使用起来很简单。 需要选择 R 使电阻上的标称压降在标称电源电压下 5% 范围内。 表 1 显示了不同 SiTime 振荡器值。

表 1：RC 电源滤波器推荐元件值

图 6：LC 电源滤波器

LC滤波，如图 6 特别适用于电流消耗较高的设备，如差分振荡器。低串联电阻(通常小于1)Ω）以小于50mV 压降向器件提供直流电源电压。 LC滤波器还具有最大限度地降低电源网络潜在振荡器开关噪声的额外优点。 与电感器并联的电阻旨在减少 LC 电路谐振频率的峰值。 表 2 列出了一些 SiTime 终端设备设备 LC 推荐的电源滤波器组件值。 同一个滤波器也可以与其他滤波器相同 SiTime 差异或单端振荡器(是否有扩频功能)和 VCXO 一起控制使用。

表 2：LC 电源滤波器推荐元件值

5 电源管理

不建议从中间电势和/或以极慢的斜坡速率启动 SiTime 振荡器。 在这些条件下，通电可能导致振荡器故障。

6 SiTime建议布局硅晶振动

以下是 PCB 一些常见的布局指南：

• 在 VDD 在时钟源之间使用去耦电容对降低可能传输到时钟信号的噪声至关重要。 这些电容必须尽可能靠近 VDD 引脚，通常是 1 到 2 mm
• 物理上，将时钟源芯片放置在负载附近
• 限制时钟信号的长度
• 不要将时钟信号路由到靠近电路板边缘的地方
• 不要在振荡器上 PCB 布线电源布线或区域下方其他高频信号。 强烈建议振荡器下的接地层
• 如有可能，请避免在时钟信号布线中使用过孔。 过孔可能会改变反射线阻抗
• 不要在电源层和接地层上布线时钟走线
• 避免直角弯曲，尽量保持直线。 如果需要弯曲，请使用两个 45 如下所示，角度或圆弯。
• 布线差分信号时，确保内线电气长度匹配

图6.1 1508 CSP 和 2012 QFN 封装布局

图 3 和图 4 显示了 1508 和 2012 封装设备示例 PCB 布局。强烈建议 PCB 设计师遵循以下布局指南：

• 不要将任何焊盘直接连接到铜的多边形或宽度 PCB 走线。 由于组装过程中传热不均匀，可能导致焊点不良。
• 为每个焊盘提供短长(1) 到 3 毫米)和细宽（~0.15 毫米)线，然后连接到相应的铜多边形或宽线。
• 远离高电流和高速线路 CSP 封装
  • 距离时钟输出高边缘速率和噪声信号布线，引脚1信号布线至少1mm的地方。
  • 为避免信号耦合，建议使用正交路由。

关于SiTime公司

SiTime是一家专注于全硅的公司MEMS时钟解决方案Fabless半导体设计公司。该公司成立于2005年，并于2019年在纳斯达克上市。截至2021年底，全球累计出货量已超过20亿件，占全球范围MEMS硅晶振市场占90%以上。

SiTime采用MEMS技术与CMOS依托先进的堆叠包装工艺，结合半导体技术制成。无需更改PCB设计,即可P2P完全取代所有传统的石英振荡器产品。频率覆盖范围大，国际标准包装，产品组合灵活，可编程交付方式快。所有产品可在24小时内提供32个KHz--725MHz供应任何频率样品，实现更高性能时钟样品的快速交付。SiTime硅晶振动已成为大多数高性能主控芯片的理想时钟选择和强心，性能稳定，性价比高。不仅可以缩短研发周期，节约开发调试成本，还可以降低未来产品维修的风险，快速更换电路SiTime硅晶振吧。

关于SiTime样品中心

SiTime样品中心成立于2014年SiTime公司与北京晶圆电子有限公司联合成立，晶圆电子负责全面运营、客户服务和国内交付任务。SiTime样品中心的目的是加速SiTime硅晶振动市场在大中华地区的应用普及，有助于升级中国客户产品时钟解决方案。提供售前售后技术服务持和重要客户提供售前售后技术服务、24小时快速供样、全方位战略服务。可访问更多信息SiTime样品中心官网(www.sitimechina.com)。