数字集成电路：MOS管件章(一)
-
- 从一个MOS管说起
-
- 晶体管的三维结构
- 在源漏导通状态下MOS管
- MOS仅此而已吗？
-
- 短沟效应：速度饱和
- 更早进入饱和区
- Vgs对Id从平方关系到线性关系的控制
- 需要这么复杂吗？
-
- 建立简化模型
- 小结
在学习数字集成电路的过程中，相信很多小伙伴，尤其是偏向数字方向的小伙伴，往往会被浩瀚的概念和麻木的头皮公式所迷惑，而忽略了对底层设备的学习。他们认为现代数字设计不仅仅是写代码和脚本。他们不需要理解底层的东西。事实上，对底层器件的把握，是对芯片设计指标优化的基础，忽视底层构建系统，在遇到问题和需要细致分析时往往会比较乏力。本节以伯克利开源课程为基础EE基于141的材料，尽量用图像语言和描述来描述底层MOS管的工作原理，而非简单的罗列公式，希望能够帮助大家温故知新。
从一个MOS管说起
金属氧化物半导体是现代集成电路工艺中的一种MOS管已经成为了最主流的集成电路构建基本单元，对于设计者而言，明白一个基础单元的工作原理可以称得上是集成电路设计中的第一性原理。
晶体管的三维结构
下图是一个NMOS我们可以看到剖面图，MOS管道为四端装置，其结构是在P衬底上加工两个N掺杂区，两个N掺杂区分别由金属引出，成为源极（S）和漏极（D）。同时，在硅衬底上加工一层薄薄的二氧化硅，又称栅氧层，起到绝缘作用。在这层栅氧层上加工多晶硅（poly），成了栅极（G），最后一端是衬底端（Bulk）。
由于有外部控制电压的情况下，由于部控制电压的情况下，N掺杂区和P衬底之间会形成二极管中的混合物PN结，在空间上被称为。MOS管神奇的地方在于，如果在GS之间增加控制电压Vgs，由于绝缘层的存在，栅极相当于电容器，由于同性排斥，正电荷将推到衬底底部，同时吸引负电荷，即自由电子，在栅极电极板附近，Vgs在靠近栅极的区域，原P衬底中的多子正电荷逐渐减少，取而代之的是自由电子，半导体物理理论推导表明，当Vgs大于阈值电压后，将形成一个充满自由电子的区域。该区域的多子与衬底的混合是相反的，因此我们称该区域为，反形层形成前，DS它们之间没有引导，只有反形层形成后DS有可以导通的自由电子，而且Vgs它还可以控制数字电路中反型层的形成MOS管开关效应的基本原理。 
我们写阈值电压VT在这里，我们忽略了其他变量，只看VSB，这是晶体管端与源端之间的压差。不难理解，如果体端为正电位，则需要更大的自由电荷来吸引被吸引到栅极附近的自由电荷，或阻碍自由电子进入栅极VT形成导电沟。该功能可用于调节MOS管VT事实上，大小VT大小会影响门电路的延迟、功耗等一系列性能参数，因此在数字标准库单元中很常见HVT, RVT, LVT通过调控VSB调节阈值电压，然后调整延迟功耗等参数。
在源漏导通状态下MOS管
导电沟形成后，如果我们在漏源之间增加电压，自由电子就可以定向流动，形成电流，Vds线性增大，Ids也应该线性增加，但是MOS如下图所示，管道还具有另一个特性Vds在一定程度上，D端附近的导电沟会变窄，甚至完全消失，形成断裂状态。这种现象的原因也很容易理解，VGD两者已小于VT此外，无法形成有效的导电沟，越靠近D端，这种现象就越明显。数学表达就是VGD<VT，或者更常用于教材VDS > VGS - VT。此时由于VGS仍大于VT，导电沟仍然存在，电流仍然可以从S到D，只是继续增长VDS当大部分能量被用来克服断裂时，电流将不再线性增加。此时MOS管理所在的工作区域被称为，由于导电沟未断裂的工作区域，Ids随着Vds近似线性增加，工作区称为，而在VGS<VT，即导电沟未形成时，工作区域称为 我们可以用三个公式和一张图来澄清上述定义：k’n是跨导参数，W/L是晶体管的宽长比，一般晶体管的长度是最小的特征尺寸，因此宽度可以决定晶体管的导电性，除此之外，Id还跟VGS-VT以及VDS在不同的工作区域遵循不同的建模关系。
MOS仅此而已吗？
以上内容，我相信认真学习电力相关专业本科课程的学生，即使不知道，也应该更熟悉，似乎不难，然而，现实世界总是复杂多变，随着工艺节点的进步，人们逐渐发现，这在假设简单的建模失败了，取而代之的是更复杂的，本节将介绍短沟模型的原因和变化。
短沟效应：速度饱和
简单地说，短沟效应的原因来自物理现象，当电场强度增加时，载流子的流速不会像预期的那样无限增加，而是倾向于饱和值，这与载流子和介质之间的碰撞有关。随着工艺的改进，沟长越来越短，但电压不变，电场强度增加，因此速度饱和现象越来越明显，以前的建模不再适用，我们称这种现象为，短沟模型与长沟模型的区别主要体现在两个方面：
更早进入饱和区
即使在短沟模型下，VDS还没到达VGS-VT在导电沟完全消失之前，由于速度饱和效应阻碍了电流的进一步增加，ID不再跟着VDS线性增长相当于整个晶体管VDS较小时进入饱和工作区。
Vgs对Id从平方关系到线性关系的控制
长沟模型下的饱和区段Id与Vgs成平方关系，在短沟效应下，由于速度饱和效应，这种关系变成了线性关系。以上两种差异可以直观地显示在下图中。
需要这么复杂吗？
建立简化模型
需要记住的是，我们是事实上，设计师有时不一定需要晶体管物理特性的描述是准确的。我们只需要尽可能准确地描述会影响数字芯片性能指标的物理特性，并适当地放宽对设计相关的物理特征的描述的建立的基本思路，那么就一个MOS什么地方可以简化？
我们先得出结论:短沟模型至少可以简化两个: （1）电流Id保持恒值(下图左)，在速度饱和前线上升 (2)认为速度饱和电压Vdsat与Vgs-Vt无关(下图右) 显然，上述两种简化是不正确的，但为什么这仍然是主流的简化方法呢？为了说明这一点，我们看一个非常简单的电路，一个充电Vdd电容，在一个NMOS由于管道的控制下放电到0，Vgs=Vdd是恒定的，而Vds然而，随着电容器放电的减少，如果我们绘制流经电容器C的电流Id通过以上特征曲线，我们不难知道，Id也是从饱和状态缓慢下降，直到Vds小到晶体管回到线性区，近似线性的下降。 然而，我们关心数字电路中的延迟指标，如下降时间，其定义是电压从原电压到原电压的一半，对应于晶体管的特性曲线，这部分电压下降在速度饱和区间，我们的简化误差主要出现在Vds当晶体管处于这种状态时，较小的线性区域不再影响数字电路的延迟特性，可以理解，高低电平的切换已经完成，可以用下图来解释。Vds从Vdd降到Vdd/2阶段，简化模型和SPICE模型误差很小。使用简化的模型可以大大节省EDA优化工具时间。
小结
本节主要从MOS管道结构、工作原理、物理特性、简化建模方法几个维度、数字集成电路最基本的施工单元简要描述，仅限于空间，许多细节无法描述，想要更深入地了解这部分内容可以自己查阅EE141课件及视频，也可以从经典教材开始《Digital Integrated Circuit: A Design Perspective》进一步学习。