原文档-JESD209-4-LPDDR4
1.Pad definition & description
1.1
- CK_t_A/CK_c_A;CK_t_B/CK_c_B(输入)
- Clock
- CK_t和CK_c输入差分时钟。
- 所有地址、指令和控制输入信号都在CK_t上升沿和CK_c沿采样下降。
- AC timings for CA 参数需要参考CK。
- 每个通道（A&B）都有自己的时钟对
- CKE_A、CKE_B （输入）
- clock enable
- CKE高有效
- 控制内部 时钟电路、输入缓存、输出驱动
- 省电模式进出由CKE转换控制
- CKE是指令码的一部分
- 每个通道有自己的CKE信号
- CS_A、CS_B（输入）
- chip select
- cs 是指令码的一部分
- 每个通道都有自己的电影选择
- CA[5:0]_A、CA[5:0]_B（输入）
- command /address inputs
- CA信号提供指令和地址输入参考table 63 指令真值表
- 每个通道都有自己的CA信号
- ODT_CA_A 、ODT_CA_B（输入）
- CA ODT Control
- ODT_CA端口用于 打开或关闭模式寄存器连接中的终端电阻（On-Die_Termination）
- DQ[15:0]*A DQ[15:0]_B (I/O)
- Data input/Output
- 双向数据总线
- DQS[1:0]_t _A/DQS[1:0] _c _A;DQS[1:0]_t _B/DQS[1:0] _c _B (I/O)
- Data Strobe
- DQS_t 和DQS_c是双向差分钟信号
- 在读写过程中使用strobe数据
- DRAM可生产读操作DQS，并且与DATA同沿
- 还可以生成存储控制器的写作操作DQS，需要比数据早一个周期
- 数据的每个BYTE都有DQS对
- 每个通道都有自己的DQS
- DMI[1:0] _A,DMI[1:0] _B(I/O)
- Data Mask Inversion
- DMI是双向信号
- 在数据总线上data inverted时，DMI为高
- 当数据总线上的数据正常时，DMI为低
- 可以翻转数据 关闭模式寄存器
- 数据的每个Byte都有DMI信号
- 每个通道都有自己的DMI信号
- ZQ（reference）
- Calibration Reference
- 同于标定输出驱动强度和终端电阻。
- 每个die都有一个ZQ端口
- ZQ纪律应该连接起来VDDQ，中间挂一个240Ω±1%的电阻
- VDDQ VDD1 VDD2 （Supply）
- Power Supplies
- 独立位于die，用于提高抗干扰性
- Vss，VssQ（GND）
- ground referrence
- 电源参考地
- RESET_n（输入）
- 该信号较低，复位die上两个通道
2 Function Description
2.1 Simplified LPDDR4 State Diagram
3 DDR片内结构框图
4 DDR的操作