AG10KL144是超低成本的FPGA，可以替代ALTERA的EP4CE10。目前，越来越多的工业客户选择AG10KL144。  AG10KL144是超低成本的FPGA，逻辑资源有10KLE，可以替代ALTERA的EP4CE10E22I8N。价格远低于其他品牌的同等资源FPGA设备。目前，越来越多的工业客户选择AG10KL144、提高产品综合性价比。
我司是AGM拥有强大的技术支持团队的授权代理，AGM原厂还一对一支持关键客户。 我公司可为工程师提供技术支持服务，如需设计选型等，我们可提供选型指导。 AGM国内领先FPGA厂商，AGM有些设备可以直接使用PIN TO PIN兼容ALTERA和LATTICE的FPGA或者CPLD。
AGM的SOC该装置已广泛应用于恶劣的应用环境中LED户外屏幕市场，性能和成本优势受到客户的广泛好评。AGM许多设备的价格低于竞争对手的2/3，可以为用户提供超有竞争力的价格支持。
- PLL AGM FPGA配置成功时，PLL锁定已完成，lock如果在原设计中使用信号已经变高；lock实现系统的信号输出reset上电复位不能正确完成复位功能；同时，为了保证PLL我们需要相移的稳定性PLL启动后进行延迟复位，可参考以下设计Verilog代码，这里需要PLL的areset或pfdena通过复位信号控制导出。
reg [5:0] reset_init = 6’b0 /* synthesis syn_preserve = 1*/; wire init = reset_init[5]; always @ (posedge inclk) begin if (!init) begin reset_init <= reset_init 1’b1; end end
PLL inst ( .inclk(inclk), .areset(!init), .pfdena(init), … );
-
Flash管脚 若在设计中配置FLASH进行读写，则要在Quartus II中把4个SPI配置管脚设置为Use as regular I/O”。
-
建议沿采样上升和下降 如果在设计中采集时钟下降边，而他的上一级是上升边，那么两者之间只有半个时钟period. 这样时张， 建议使用同一边缘。
-
VccINT 如果FPGA建议将资源利用率达到90%以上，时序要求较高.2V的VccINT电压升高到正常电压范围的1.25V，会有效提高FPGA性能和稳定性。
-
FLASH编程文件 烧写配置用SPI FLASH，使用XXX_master.bin，可通过FLASH编程器烧写。如果使用其他兼容性Altera POF要注意文件的烧写工具Altera文件MSB-LSB为反向，需倒置后才可正确烧写。
-
AS在线烧写FLASH 如果使用USB-Blaster通过AS接口在线烧写配置SPI FLASH，由于AG10K的DCLK、nCSO、ASDO管脚不输出三态，需要分别串联1KΩ电阻，使得USB-Blaster驱动力高于这些管脚的输出能力，DCLK通过降低时钟的频率，可以实现正常的烧写和配置。 如FPGA有JTAG可直接通过接口Supra软件烧写XXX_master.svf或XXX_master.prg已连接的文件SPI FLASH中间，不需要通过AS接口，更方便。
-
CLK输入管脚 CLK专用输入管脚，没有内部上拉电阻，所以在悬空没有输入状态时，会得到0的电平数据。这和Altera EP4C高电平结果不同。若正常输入时钟或信号，则无影响。
-
Latch 锁存器 支持 latch, 但建议不要设计 latch, 异步电路时序不易分析操作，建议不要使用。
-
conf_done 所有 fpga逻辑必须发生fpga配置完成后（conf_done高)，否则fpga开始工作不能稳定接受。
欢迎加Q或weixin(同号): 150–615-^255 或联系#0755-2780-9180(去掉中间的标点符号) 咨询交流。