基于dac0832单缓冲波形发生器_毕业设计
课程论文
题 目：基于DAC0832单缓冲波形发生器
学生姓名：
学生学号：
系 别： 电子工程学院
专 业： 通信工程
年 级： 2014
任课教师：
基于DAC0832单缓冲波形发生器
一、设计要求
使用DAC0832芯片，DAC0832是8分辨率的D/A与微处理器完全兼容的转换集成芯片。这个DA芯片广泛应用于单片机应用系统，具有价格低、接口简单、转换控制方便等优点。D/A转换器由8位输入锁存器DAC寄存器、8位D/A由转换电路和转换控制电路组成。利用DAC波形发生器采用0832单缓冲工作模式。
二、设计方案
本设计主要通过控制89来控制C控制51单片机的引脚DAC0832芯片。以单片机芯片为控制部分，单片机中断源丰富，精度高，C语言灵活，单片机I/O功能强大，易于扩展，使设计更加完善。
由于本设计的传输距离不远，使用I/O因此并行通信既能满足课程设计的基本要求，又能充分发挥其优势，电路简单，易于控制。
AT89C51
AT89C51是一种带4K可编程的字节闪存可以擦除只读存储器FPEROM低压，高性能COMS8位微处理器，俗称单片机，ATMEL的AT89C541是一种高效的微控制器，AT89C51单片机为许多嵌入式控制系统提供了灵活、高、便宜的解决方案。
AT89C51 提供以下标准功能：4k?字节Flash?闪速存储器，128字节内部RAM，32 个I/O 口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz静态逻辑操作支持两种软件可选的节电工作模式。空闲方式停止CPU但是允许RAM，定时/计数器，串行通信口和中断系统继续工作。保存掉电方式RAM但振荡器停止工作，并禁止所有其他部件工作，直到下一个硬件复位。
此外，AT89C51具有稳态逻辑，可以在低到零频的情况下进行静态逻辑，支持两种软件可选的断电模式。在闲置模式下，CPU停止工作RAM，定时器、计数器、串口和中断系统仍在工作。保存在断电模式下RAM的内容并且冻结振荡器，禁止所用其他芯片工作，直到下一个硬件复位为止。
AT89C51引脚图
VCC：供电电压 GND：接地
P0口： P0口为8位漏极开路双向I/O每脚可吸收8口TTL门电流。当P0口管脚第一次写1时，定义为高阻输入。P0能够用于外部程序数据储存器。
P1口： P1口是提供内部上拉电阻的8位双向I/O口，P1口缓冲器接收输出4TTL门电流。P1口管脚写入1后，内部上拉为高，可作为输入，P由于内部上拉，1口被外部下拉为低电平时，输出电流。
P2口：P两口为8位双向双向，内部上拉电阻I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P当两口被写为1时，管脚被内部上拉电阻拉高，并作为输入。因此，作为输入，P2口管脚被外部拉下，输出电流。这是因为内部上拉。P当2口用于存取外部程序存储器或16位地址的外部数据存储器时，P二口输出地址高八位。当给出地址1时，它利用内部上拉优势，读写外部八位地址数据存储器，P2口输出其特殊功能寄存器的内容。P2口在FLASH在编程和位地址信号和控制信号进行编程和验证。?P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收4个输出TTL门电流。当P三口写入1后，被内拉成高电平，用作输入。由于外部下拉为低电平，P三口输出电流(ILL)这是因为上拉。
?RST：复位输入。振荡器复位器件时，应保持RST两个机器周期的高电平时间。ALE/PROG：地址锁定允许的输出电平用于锁定地址的地位字节。在FLASH该引脚用于输入编程脉冲。在平时，ALE端以不变频率周期输出正脉冲信号，是振荡器频率的1/6。因此，它可以用作外部输出的脉冲或定目的。但需要注意的是，每当用作外部数据存储器时，它就会跳过一个ALE脉冲。如想禁止ALE的输出可