9.3.1 模拟功能
所有通道的输入端都有RC滤波器充当EMI滤波器，-3db滤波器的带宽约为3MHz。
9.3.1.2 模拟输入端结构
ADS129X模拟输入端结构如下图所示。
9.3.1.3 多路复用器输入端
ADS129X输入端多路复用器非常灵活，它提供了多种可配置的信号切换选择，如下图所示。一个设备有八个模块，每个通道都有一个。TEST_PACE_OUT1, TEST_PACE_OUT2, 和 RLD_IN每个通道都有。有八个通道VINP和VINN。这种灵活性可以诊断、校准和配置重要的设备和子系统。将1写入寄存器CHnSET适当的位置和寄存器[2:0]CONFIG3的RLD_MEAS位置，可选择开关设置。关于心电图特定性能的多路复用器的细节在输入端多路复用器（重路由右腿驱动信号）小节和心电图特定功能小节中描述。
(通道输入端多路复用器)
9.3.1.3.1 设备噪声测量
配置寄存器CHnSET[2:0]=设置共模电压(AVDD-AVSS)/2到每个通道的两个输入端，使用该设置来测试设备的固有噪声。
9.3.1.3.2 测试信号（测试信号P和测试信号T）
设置寄存器CHnSET[2:0]=当电源连接时，可提供内部测试信号进行子系统验证。该功能可以测试整个信号链。尽管测试信号和IEC60601-2-51规范中描述的CAL信号相似，但该功能不用于遵从性测试。（compliance testing）
使用寄存器设置来控制测试信号。CONFIG2:Configuration Register2(address=02h)(reset=40h）详细信息)。TEST_AMP位控信号放大器，TEST_FREQ位置控制所需的频率切换。
测试信号在TESTP_PACE_OUT1和TESTN_PACE_OUT2引脚被重用并传输出设备。位寄存器（CONFIG2.INT_TEST=关闭内部测试信号，使其能被外部驱动。该特性使多个设备能够用相同的信号校准。测试信号的功能不能与外部硬件起搏器相匹配（hardware pace feature）一起使用。(详见外部硬件方法（External Hardware Approach）部分内容)。
9.3.1.3.3 辅助差分输入（Auxiliary Differential Input）(TESTP_PACE_OUT1, TESTN_PACE_OUT2)
当不使用硬件步长检测时，不使用硬件步长检测（hardware pace detection）时，TESTP_PACE_OUT1和TESTN_PACE_OUT2可用于多路重用差分输入通道。这些输入可用于八个通道中的任何一个。这些引脚输入的差分信号的性能与正常通道相同。
ADS129X它包含一个片上的温度传感器。传感器使用两个内部二极管，其中一个是另一个的16倍，如下图所示。二极管电流密度与绝对温度成正比。
封装印刷电路板（PCB）低热阻，内部传感器和PCB温度非常接近。ADS129x的自热（Self-heating）导致读数比PCB周围的温度很高。公式1中的比例因子将温度读数转化为℃。在使用此公式之前，温度读数的单位是微伏μV。
9.3.1.3.5 电源测量（Supply Measurements）( MVDDP, MVDDN )
设置CHnSET[2:0]=011将通道输入端设置为不同。
1、2、5、6、7、8通道（MVDDP-MVDDN）=[0.5*(AVDD-AVSS)]
通道3，4，（MVDDP-MVDDN）=DVDD/4；
为了避免PGA测量电源时饱和，设置增益为1
例如，如果AVDD=2.5V，AVSS=-2.5V，测量结果为2.5V。
9.3.1.3.6 导联激励信号（Lead-Off Excitation Signal）( LoftP,LoftN)
导联激励信号在开关前输入多路复用器。检测导联状态的比较器在开关前也连接到多路复用模块。导联模块详情请参考导联检测（Lead-Off Detection）部分内容。
9.3.1.3.7 辅助单端输入（Auxiliary Single-Ended Input）
RLD_IN引脚主要用于驱动右腿(RLD)信号布线（routing）以防任何电极RLD电极脱落。然而，RLD_IN引脚可用作多个单端输入通道。在RLD_IN八个通道中的任何一个都可以测量引脚处的信号RLD_REF引脚处的电压。将通道多路复用器设置为010CONFIG3寄存器的RLD_MEAS该测量设置为1。
9.3.1.4 模拟输入（Anlog Input）
ADS129X模拟输入完全不同。PGA=1.差分输入（INP-INN）可以为从-VREF~VREF的跨度。INP和INN绝对范围必须在AVSS-0.3V~AVDD 0.3V之间。模拟输入和数字代码（digital codes）见表13.
图27，28显示两种驱动ADS129X模拟输入的两种常用方法：单端或差分。在差分输入方法中，INP和INN有180°的相位差。
当输入是单端输入时，INN输入保持在共模电压下（CM），最好电源最好。INP的输入在相同的共模附近波动，峰峰值幅度在CM-VREF到CM VREF之间。
但当输入不同时，共模由（INP INN）/2给出。INN和INP输入均在 CM 1/2VREF 至 CM-1/2VREF 之间。
为获得最佳性能，请使用差分配置ADS129X设备。
9.3.1.5 PGA设置和输入范围
PGA如图29所示，是一分输入和差分输出的放大器。PGA有7个增益设置(1、2、3、4、6、8、12).可以写寄存器CHnSET来设置。ADS129X有CMOS输入，所以电流噪声可以忽略不计。表5显示了不同增益设置的小信号带宽的典型值。
实现6倍增益的电阻串有120个KΩ，当差分输入信号存在时，阻抗通过PGA输出电流路径。该电流是设备规定的静态电流以外的电流。
9.3.1.3.5.1 共模输入范围（Input Common-Mode Range）
前端的可用输入共模范围取决于输入信号、电源电压、PGA增益等。该范围可用公式2表示。
9.3.1.3.5.2 输入差异动态范围
差分信号（INP-INN）该范围取决于系统使用的模拟电压和模拟参考电压。
9.3.1.3.5.3 ADC Δ-Σ调制器
ADS129X每个通道都有24位Δ-Σ的ADC。转换器采用低功耗应用优化二阶调制器。高分辨率调制器（HR）在模式下使用数据率Fmod=fCLK/4采样输入信号，低功耗模式下数据率为Fmod=fCLK/8。就像任何Δ-Σ调制器一样，ADS129X的噪声在fMOD/2时才会发生改变。如图30所示。高频噪上的数字提取滤波器(详见数字提取滤波器部分)来过滤高频噪声。提取滤波器还提供平滑滤波器（antialias filtering）。这些Δ-Σ转换器的特性大大降低了奈奎斯特ADC模拟平滑滤波的复杂性通常需要。
9.3.1.6 参考
图31所示为ADS129X内部参考简化模块图。参考电压相对于（with respect to AVSS）AVSS产生。当使用内部参考电压基准时，将VREFN连接到AVSS。
外部限带（band-limiting）电容器决定了参考噪声贡献的大小。对于高端心电图系统，带宽限制在10Hz内部电容值使参考噪声不是主要的系统噪声。当使用3时V模拟电源时，设置内部参考为2.4V。当使用5V通过写寄存器模拟电源CONFIG2的VREF_4V设置内部参考为4V。
此外，内部参考电压缓存（buffer）可关闭，VREFP可由外部提供。图32所示为典型的外部参考驱动电路。寄存器CINFIG3的PD_REFBUF内部参考电压缓存控制关闭（power down）。在默认情况下，设备在外部参考模式下醒来。
9.3.1.7 心电图的特定功能（ECG-Specific Functions）
9.3.1.7.1 输入端多路复用器(重布（rerouting）右腿驱动信号)
输入多路复用器具有心电图特定功能，用于右腿驱动信号。选择合适的信号作为右腿驱动后，RLDOUT引脚的RLD信号是可用的。芯片外部安装反馈元件，环路为闭环。该信号可以在过滤后或直接馈电RLDIN引脚，如图33所示。通过设置适当通道寄存器的mux位为110（P侧），和111（N侧）可RLDIN在任何输入电极中重用信号。图33显示了通道1、2、3RLD接收通道8N侧的信号。利用这一特性，可以动态改变用于驱动患者身体的参考信号的电极。不能使用相应的通道，可以关闭。
9.3.1.7.2 输入端多路复用器(测量右腿驱动信号)
RLDOUT信号可以接收到通道(不用于计算)RLD测量)。图34显示将要测量。RLDIN信号接收通道8的寄存器设置。RLDREF测量引脚上的电压。RLDREF内部设置，为（AVDD AVSS）/2。这一特性对产品开发过程中的调试非常有用。
9.3.1.7.3 威尔逊中央终端和胸前导联Wilson Central Terminal（WCT）and Chest leads
在标准的十二导联心电图中，WCT电压定义为右臂（right arm,RA）,左臂（LA），和左腿（LL）电极的平均电压。用于测量胸前导联的参考电压。ADS129X可生成三个集成WCT低噪声滤波器的电压。图35显示了实现框图。
这些设备为八通道提供任何信号（IN1P to IN4N）连到每个放大器来生成平均值的灵活性。这种灵活性使得RA,LA,LL，电极可以被连接到前四个通道的任意输入端，具体取决与导联的设置。
WCT电路中的三个放大器都可以通过寄存器设置单独关掉。通过给两个放大器供电，WCT引脚可以产生任意两个电极的平均值。给一个放大器通电，则在WCT引脚处提供了一个缓冲电极电压。WCT放大器具有有限的限制强度，故如果用于驱动低阻抗负载，则必须有缓冲。
表6所示为当使用任意1，2，3WCT缓冲时的典型WCT性能。
如表6所示，当一个以上的WCT放大器通电时，整体噪声降低。这种噪声降低是由于噪声被放大器输出处的无源累加网络（passive summing network）平均的结果。关闭单个缓冲器的电源节省的电能可以忽略不计，因为电路的很大一部分是在三个放大器之间共享的。WCT节点的带宽被RC网络限制。内部累加网络（summing network）包括三个30kΩ的电阻和一个80pF的电容。为了获得最佳性能，添加一个外部100pF的电容。有效带宽取决于通电的放大器个数，如表6所示。
只能使用WCT节点来驱动非常高的输入阻抗（通常大于500MΩ）。一个典型的应用将WCT信号连接到ADS129X的负端输入，作为胸部导联的参考信号。
如前所述，所有放大器都可以连接到八个模拟通道的任意一个输入引脚。放大器的输入是斩波的（chopped），截断频率（chopped frequency）随着ADS129X的数据率而变化。三个最高数据率的截断频率为1：1。例如，在32kSPS数据率的情况下，在HR模式下且WCT_CHOP=0的截断频率为32kHz。 四个较低数据率的截断频率固定在4kHz。当WCT_CHOP=1时，截断频率固定为最高数据率的频率（即，fMOD/16），如表7所示。截断频率以直流上出现一个小方波的形式出现在WCT放大器的输出。方波的幅度是放大器的偏移量，通常为5mVpp。由于带外截断，此工件不会干扰与心电图相关的测量。由于这个截断功能，连接到WCT放大器的引脚的输入电流泄露在更高的数据率增长，而且随着输入共模电压在0V（AVSS）附近摆动，如图36所示。（As a result of the chopping function, the input current leakage on the pins with the connected WCT amplifiers increases at higher data rates and as the input common voltage swings closer to 0 V (AVSS), as described in Figure 36.）
如果连接到WCT放大器的通道（比如V导联通道（V-lead channels））的输出连接到一个用于外部步数检测（pace detection）的放大器来中，则截断现象（chopping artifact）出现在pace amplifier的输出。
9.3.1.7.3.1 扩增导联(Augmented Leads)
在一个典型的八通道12导联的心电图实现中，扩增导联（Augmented leads）是用数学方法计算的。在某些应用中，可能要求所有导联都必须是模拟的。ADS1298和ADS1298R提供了 通过将适当的平均值 连接到（routing）5，6，7通道来产生导联的 选择，用于生成WCT信号的三个放大器也可用于生成戈德伯格中心终端信号（Goldberger central terminal，GCT）。图38所示为一个在模拟域生成扩增导联的例子。在这个实现中，超过八个通道被用于生成标准12导联。这一特性不适用于ADS1294,ADS1294R，ADS1296和ADS1296R。
9.3.1.7.3.2 WCT节点的右腿驱动（Right Leg Drive with the WCT Point）
在某些应用中，WCT的非相位版本（out-of-phase version）被用作RLD的参考。ADS1298提供了一个在RLD_OUT引脚处有一个WCT终端的缓冲版本 的选择。信号可以通过外部放大器进行倒相，作为右腿的驱动。（详情参考Right Leg Drive (RLD DC Bias Circut)一节）
9.3.1.7.4导联检测（Lead-Off Detection）
患者电极阻抗随时间衰减，因此必须对这些电极连接持续监控，以确保合适的连接。在ADS1298X是导联检测功能模块提供了很大的灵活性来选择不同的导联检测策略，尽管叫做导联检测（lead-off detection），这种特性实际上是电极导通检测。（electrode-off detection）。
基本原理是注入激励信号，然后测量响应来确定电极是否断开。如图39导联检测功能框图所示，电路提供了两个不同的方法来确定患者的电极状态。这两种方法在激励信号的的频率含量上是不同的。可使用LOFF_SENSP和LOFF_SENSE寄存器在每个通道的基础上有选择性地导联。当传感电路使能时，内部激励电路可以被禁用。
9.3.1.7.4.1 直流导联（DC lead-off）
在这种方法中，导联激励是由直流信号实现的。用上拉电阻或者下拉电阻，或者电流源或汇流系统中选择一个激励信号，如图40所示。通过设置LOFF寄存器的VLEAD_OFF_EN位来选择。通道的一端被拉向电源，另一端被拉向地。通过设置寄存器LOFF_FLIP来交换上拉电阻和下拉电阻，如图41所示。如果使用电流源或汇流器，则通过设置寄存器LOFF的ILEAD_OFF[1：0]位ilai设置电流的大小。相比于10MΩ的上拉或下拉电阻，电流源或汇流器提供更大的输入阻抗。
通过查看设备的数字输出码或使用比较器来监控输入电压可以实现响应检测。如果有任一电极是关闭的，则上拉或下拉电阻会使通道饱和。查看输出码可确定P端或N端是否关闭。要查明哪一侧关闭，可以检测比较器的输出。在转换过程中，输入电压由一个比较器和一个四位 的DAC同时监控，电平由LOFF寄存器中的COMP_TH[2:0]位设置。比较器的输出储存在寄存器LOFF_STATP和LOFF_STATN在。如果直流导联没有被使用，则导联比较器可以通过设置CONFIG4的PD_LOFF_COMP位来关闭。
在Lead-Off部分给出了打开直流导联的示例程序。
9.3.1.7.4.2 交流导联（AC lead-off）
该方法使用带外交流信号作为激励。交流信号有一个固定频率，是通过在输入端提供上拉和下拉电阻产生的。该交流信号通过一个平滑滤波器来防止混叠。用LOFF寄存器中的FLEAD_OFF[1:0]位来选择频率。激励频率是输出信号速率的函数，为fDR/4。该带外激励信号通过通道并在输出端处被测量。
交流信号传感（sensing）是通过使信号经过通道来量化信号，然后测量输出来实现的。交流信号以高于有用频带的频率引入，产生可以被单独滤除和处理的带外差分信号。通过测量输出谱的激励信号的大小可以计算出导联状态。所以，交流导联检测是与心电信号获取同步进行的。
9.3.1.7.5 右腿检测导联（RLD lead-off）
通过关闭RLD放大器的电源可以确定RLD电极是否连接到ADS129X中。在断电后，确定RLD电极连接状态有两个测量步骤：上拉电阻或下拉电阻或电流源或汇流源，如图42所示。设置比较器的参考电平来确定可接受的RLD阻抗阈值。
当RLD放大器通电时，电流源，上拉和下拉电阻的方法都不起作用。利用比较器来检测RLD放大器两端的电压。比较器的阈值是通过设置与用于设置其它负端输入的阈值相同的LOFF[7:5]位来实现的。
9.3.1.7.6 右腿驱动直流偏置电路（RLD DC Bias Circuit）
使用右腿驱动电路来对抗电源线和其它源（包括荧光灯）对ECG系统造成的共模干扰。RLD电路感知选定的一组电极的共模电压，通过用一个与共模信号相反的信号来驱动身体，以产生负反馈环路。根据环路增益，负反馈环路将共模运动限制在一个很窄的范围内。
基于环路中的不同极点，使整个环路稳定是特定于通道单个系统的。ADS129X集成了用于选择运放通道的多路选择器。所有放大器的终端都在引脚处可用，允许选择负反馈环路的元间。图43所示的电路图显示了RLD偏置电路的整个功能连接。
设置RLD内部生成的参考电压为（AVDD+AVSS）/2,或利用电阻分压器由外部提供。通过将适当的值写入寄存器CONFIG3的RLDREF_INT位可以确定RLD环路的内部和外部参考电压。
如果RLD功能没有被使，则利用PD_RLD位来关闭放大器。（详情看CONFIG3设置部分）。该位也同样用于daisy-chain模式来关闭除了一个以外的所有RLD放大器。
RLDIN引脚的功能在输入端多路放大器部分介绍。一个使用RLD放大器的例程在右腿驱动小节中的推荐供电电源部分进行介绍。
9.3.1.7.6.1 威尔逊中央终端和右腿驱动(WCT as RLD)
在某些应用中，RLD是由RA,LA,LL的平均值推导得到的。该电平与WCT的电平一样。WCT放大器具有有限的驱动强度，只能直接用WCT来驱动非常高的阻抗。ADS129X提供了一个 通过设置寄存器CONFIG4的WCT_TO_RLD位来对WCT信号进行内部缓冲选择。在设备外部短接RLD_OUT和RLD_INV引脚。在RLD_OUT信号连接到RLD电极之前，利用一个外部放大器来反转信号的相位作为负反馈。
9.3.1.7.6.2 多个设备的RLD设置(RLD Configuration with Multiple Devices)
图45所示为多个设备连接到一个右腿驱动。
9.3.1.7.7 起搏检测(Pace Detect)
ADS129X提供了通过软件或外部硬件进行速度检测的灵活性。软件方法是通过提供高于32kSPS的采样率来实现的。外部硬件方法是通过引出PGA的输出到两个引脚：TESTP_PACE_OUT1 and TESTN_PACE_OUT2。如果WCT放大器被连接到信号通道来选择由于截断（chopping）产生的噪声。（详情见WCT和胸部导联部分，（在上面））
9.3.1.7.7.1 软件方法
使用软件方法时，将设备设置为8kSPS或更高的速率以捕获快速脉冲。然后，进行数字信号处理，以确认起搏器脉冲是否存在（pacemaker pulse）。软件方法为通过软件动态编程起搏器检测阈值（pace detect threshold）提供了最大限度的灵活性。随着起搏器的发展（evolve）该灵活性变得越来越重要。测量快速起搏脉冲（fast pace pulse）有两个必须考虑的参数：
PGA的带宽：确定了可用的增益设置。（见表5） 设置时间（Setting time）：决定了设备的数据率，对于输入端的一个阶跃信号，数字抽取滤波器需要花3*tDR时间来稳定。 9.3.1.7.7.2 外部硬件方法
使用软方法的缺点是一个设备的所有通道都必须操作在高数据率上。对于一些难以使用高速率的系统，ADS129X提供了一个连接外部硬件到PGA的输出来检测脉冲存在与否的选择。于是起搏器检测（pace detection）逻辑的输出通过一个gpio引脚被送进设备。通用接口GPIO的数据通过SPI口进行传输，在DRDY变低之前需加载2tCLKs。利用寄存器PACE选择八个通道中的两个通道，其中一个为奇数通道，一个为偶数通道。在差分到单端转换时，有一个0.4的衰减。因此PACE路径的总增益为0.4*PGA_GAIN。PACE的输出信号分别通过TESTP_PACE_OUT1和 TESTN_PACE_OUT引脚复用到TESTP和 TESTN信号。通过设置PACE寄存器的[4:1]位可进行通道选择。如果不使用PACE电路，则通过PACE寄存器的PD_PACE位来关闭PACE放大器。
如果一个连接到WCT放大器（比如，V-lead通道）的通道的输出连接到了一个PACE放大器来进行外部起搏器检测（pace detection），则pace放大器的输出会出现截断现象（chopping artifacts）。详情请见WCT和胸导联部分。
9.3.1.7.8 呼吸系统（Respiration）
如表8所示，ADS129xR提供了三个用于测量呼吸阻抗的选项：外部呼吸系统，利用片上调制信号的内部呼吸系统，利用用户产生的调制信号的内部呼吸系统。ADS129x只提供了外部呼吸阻抗测量方法。
9.3.1.7.8.1 外部呼吸电路（RESP_CTRL=01b）
在这个选择下，GPIO2,GPIO3和GPIO4都自动被设置为输出。信号之间的相位关系如图47所示，GPIO2是GPIO3和GPIO4的异或，如图48所示。GPIO3是调制信号，GPIO4是解调信号。当使用这个选择时，GPIO2,GPIO3,GPIO4的通用引脚功能不可用。调制频率通过CONFIG4的RESP_FREQ[2:0]位设置为64kHz或32kHz。RESP_FREQ[2:0]的其他位选项在GPIO3和GPIO4上生成方波。GPIO2上的异或输出只有在64kHz和32kHz的情况下才可用。GPIO4相对于GPIO3的相位是由寄存器RESP的RESP_PH[2:0]位设置的。
使用该选择可实现ADS129x外部的自定义呼吸阻抗电路。