??示波器设计如图1-1所示，DE1-SOC板载开发板LCT2308芯片采集模拟信号。使用ARM通过轻量级HPS-to-FPGA桥连接的IP核PIO，控制FPGA模块，此IP核PIO被定义为CFG端口。CFG端口会连续传输32bit数据，其中8bit用于识别FPGA模块，其余24bit属于FPGA模块的控制参数。 ??adc.v模块通过SPI总线与LCT2308芯片连接LCT波形数据2308芯片采样通道中获取波形数据。 ??然后将这些波形数据输入time_scaler.v该模块以N波形数据放弃N-一种方法实现所需的有效采样率。 波形数据传输到触发模块，这些波形数据也传输到触发模块，等待外部和触发模块的触发信号。当两个触发信号发生时，触发模块开始存储接下来的640个数据点，并将波形数据写入存储器SRAM。 ??vga.v读取存储器中的波形数据，将波形数据转换成像素数据发送到VGA。

波形电压：0V~4.096V 测量频率范围：0~500KHz 存储深度：640 采样通道：4通道 显示模式：640*480@60Hz VGA时钟频率：25MHz FPGA时钟频率：50MHz

??DE1-SOC开发板板载LCT2308（ADC）如图2-1所示，结构为12bit高精度逐渐接近型模数转换芯片 8 模拟输入通道高达 500 kSPS 的采 样品速率和兼容串行外设接口(SPI) 。

??SPI总线包括四条逻辑线，定义如下： ??CONVST：片选信号由主机发送，以控制与从机的通信，低电平为有效信号； ??SCK：串行时钟信号由主机发送到从机； ??SDI：主机输出，从机输入(数据来自主机)LCT采样通道2308； ??SDO：主机输入，从机输出(数据来自从机)，传输采样数据。 ??注：产生时钟的一侧称为主机，另一侧称为从机。

??LCT2308波形采样点，量化编码为12bit数据，通过SPI总线传输给adc.v模块。adc.v通过图2-3的模块，模块将通过图2-3FSM该过程继续接收四个通道的波形数据，并将其集成到48bit。FSM处在WRITE状态将设置有效的标志位置data_val，反馈数据传输信号time_scaler.v模块。

??在FPGA在开发板的运行过程中，可以通过逻辑分析仪进行检测FPGA模块中数据的变化。图2-4test3端口表示adc.v模块状态机的变化；test1端口表示采样通道1的数据；test2端口表示采样通道2的数据；data_out从采样通道获得的端口数据整合成48bit。

??该模块从adc.v接收到的每个模块N 删除1个样本中的N个样本，实现显示波形横向缩放，N值可通过CFG配置寄存器进行配置。具体实现是通过创建计数器来完成的，计数器在adc.v每次模块传递样本时，都会增加，达到N值时重置为0。样本只在计数器为0时传输到下一阶段。

??图2-5中，使用test1端口检测计数器的变化；out_msg端口接收来自adc.v模块的48bit波形数据。当计数器为0时，将相应的波形数据传输到下一个trigger.v模块。

??在ARMED状态下，缓冲区left_buffer需要保存320个数据点。当缓冲区保存到320个数据点时，FSM会进入READY状态，等待两个触发信号，等待触发条件，缓冲区left_buffer数据点不断更新。另外320个数据点在满足触发条件时TRIGGERED状态被送到缓冲区right_buffer。 ??当缓冲区right_buffer保存320个数据点FLUSH_LEFT状态和FLUSH_RIGHT状态缓冲区left_buffer和right_buffer将数据点写入存储器SRAM。FSM进入SEND_REFREESH状态，会向vga.v模块指示有新数据。

??trigger.v模块在READY状态等待接收两个触发条件triggerer.v模块和外部信号。按键触发外部信号，triggerer.v该模块可以触发边缘和脉冲，支持上升、下降、脉冲大于、脉冲小于和脉冲等五种模式。

??图2-7中test1检测模块状态机；test2检测两种触发信号同时存在的情况；test3和test4检测状态机在FLUSH_LEFT和FLUSH_RIGHT在片上存储通道1和通道2的640个波形数据点。

??vga.v模块接收来自trigger.v模块的“go_val从片上的存储器中提取数据的信号。FSM的FETCH状态将接收48bit数据分为4个12bit，并按比例分别放大。PRCOESS和DRAM状态将波形数据转换为rgb，准备两个零计数器，计数器A从0计数到479，计数器B加1，直到计数器B等于639。 ??这个过程的计数器B每次变化一次，从12到计数器A输入一个bit转换成11bit波形数据将波形数据与计数器A数值进行比较rgb通道波形rgb，否则rgb为0，即黑色。

??图2-9中test1表示vga.v模块状态机变化；test2检测计数器A；test3检测计数器B；test4表示得到rgb数据。

??本设计，vga.v模块的rgb数据传输到显示器的过程分别应用PIO模式和DMA实现模式。

??DMA模式下，CPU不参与数据传输的全过程，只需下达命令即可。DMA方法下有控制器和通道，CPU须向DMA控制器下达指令，让DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给CPU，这样就很大程度上减轻了CPU资源占有率。   PIO模式下通过CPU来控制硬盘和内存之间的数据传输，是一种通过CPU执行I/O端口指令来进行数据的读写的数据交换模式。   DMA模式与PIO模式的区别就在于，DMA模式不过分依赖CPU，可以大大节省系统资源，二者在传输速度上的差异并不十分明显。

  由STM32开发板产生正弦波和锯齿波两种模拟信号，信号频率为15hz，引脚使用如图4-1所示。

  DE1-SOC开发板工作频率是50Mhz，图4-2中方框1表示按键，用于对 FPGA模块初始化；方框2表示LTC2308连接信号源；方框3表示VGA连接显示器。

  图4-3的实验结果是在设置开发板的时钟频率是10KHz，VGA的时钟频率是25MHz的情况下得到的。这种时钟频率分配的状况下，显示器呈左右扫描的方式显示波形。并且在观察实验现象时，显示器会间断显示波形的情况。   原因分析，VGA的25MHz时钟频率下获取开发板10KHz处理得到的数据，这种条件下，VGA显示一组像素数据之后，需要等待开发板对下一组波形数据的处理。若是将开发板的时钟频率调到25MHz或者50MHz，则VGA不能准确的接收到像素数据，将在显示器上呈现黑屏现象。   然而，通过调用VGA_controller和DMA 等IP核，将被用来解决上面遇到的问题，其实验结果如图4-4所示。DMA（Direct Memory Access，直接内存存取），它允许不同速度的硬件装置来沟通，而不需要CPU的大量中断负载。   PIO模式下硬盘和内存之间的数据传输是由CPU来控制的；而在DMA模式下，CPU只须向DMA控制器下达指令，让DMA控制器来处理数据的传送。并且在DMA模式下，存在SRAM与FIFO等IP核，起到DMA和外设或存储器之间的缓冲器的作用。   IP核VGA_contronller可以设置的显示器扫描方式为上下扫描。

  使用Modelism对FPGA模块进行仿真，以理解FPGA模块的状态机。   图5-1的测试文件中，通过读取自己设计的波形数据以及CFG的配置信息，并依靠多个测试端口（test1、test2、test3）来检测FPGA模块中状态机和关键参数的变化，以此充分的理解verilog程序的设计框架。

  运用逻辑分析仪对FPGA模块在开发板运行过程中检测状态机及端口变化，便于筛查出波形数据出错的位置。   详细的步骤讲解可参考下面链接对应的视频。   https://www.bilibili.com/video/BV1o54y1L7ut?vd_source=bf69d71b17066eefdcd36c6207919226

  实现示波器软件功能，需要linux系统通过linux-SD系统启动卡控制开发板ARM芯片，达到FPGA和ARM的联合应用。   对于linux-SD系统启动卡的制作，需要在SD卡的a2、ext3和fat3分区，准备以下的文件，制作的流程请参考SoC-FPGA Design Guide DE1-SoC Edition.pdf的第13章节以及第11.1章节。 sdcard/ ├── a2 │ └── preloader-mkpimage.bin ├── ext3_rootfs.tar.gz └── fat32 ├── socfpga.dtb ├── socfpga.rbf ├── u-boot.img ├── u-boot.scr └── zImage   通过linux系统的minicom终端控制DE1-SOC设备，如图5-3所示。

  将开发板中存储器的物理地址映射为应用程序软件可以访问的虚拟地址，需要进行以下操作。

  首先，open 通过系统调用打开内存设备驱动程序" /dev/mem "。   然后mmap通过系统调用用于将HPS物理地址映射为由void指针变量virtual_base表示的虚拟地址。代码将外围区域的物理基地址(HW_REGS_BASE = 0xfc000000)映射为一个基于虚拟地址的virtual_base。对于任何外围区域的控制器，用户可以通过其相对于外围区域的偏移量与基于的虚拟地址virtual_base进行叠加来计算任何外围区域的控制器的虚拟地址。   详细的操作步骤可参考下面链接对应的文档。   https://blog.csdn.net/liluxiang333/article/details/113626965

  通过网线连接电脑和开发板，便于将软件代码得到的可执行文件放入到SD卡中执行。   操作步骤:   第一步   https://blog.csdn.net/thisway_diy/article/details/111474111

  第二步   确保开发板可以 ping 通 Ubuntu    minicom终端 使用ifconfig命令   自动出现：inet addr:10.42.0.98 （开发板的IP）   在终端使用 hostname -I   出现两个IP 分别是ubuntu 开发板的   使用ping 确保开发板和ubuntu能传输信号

  第三步   在minicom终端挂载   https://blog.csdn.net/LMmcu_2012/article/details/78566067

  第四步 实验结果

  第五步 取消挂载   退出minicom终端

  （1）面对ARM和FPGA联合应用，首先应该找一个例程，运用例程来快速的理解地址映射的问题；   （2）忽略逻辑分析仪工具的使用范畴；   （3）过于纠结示波器文字信息编译问题。