全减器电路的生产方法
本发明公开了一种适用于减法和除法的全减器电路。电路结构包括9个或非门。输入包括减数A、减数B、来自低位的借位Cin，输出包括差位S和向高位借位Cout；输入差输出和借位输出均为6级或非门，电路结构对称，布线方便。本发明可直接用于计算减法操作，最高借位输出直接表示符号位，避免使用加法电路完成减法的间接操作过程。
专利说明全减器电路
技术
本发明属于集成电路设计领域，特别涉及一个全减器电路。
【背景技术】
[0002]目前，减法电路和除法电路中的减法操作通常使用加法电路来完成操作，通常需要增加一系列非门或不同或门，以增加电路面积。
[0003]有鉴于此，有必要设计一种专门的全减器电路，通过直接列出真值表来写出全减器的布尔表达式，并经过简化，减少所需门的个数，使电路硬件资源达到最少。
发明内容
[0004]本发明的目的是解决上述问题，提供一个适用于减法和除法的全减器电路，可以避免使用加法电路完成减法的间接操作过程。
[0005]为实现上述目的，本发明采用以下技术方案：包括六级或非门的对称设置，六级或非门从输入到输出串联；六级或非门的一级或非门、二级或非门、四级或非门、五级或非门的输入端与输入信号连接，六级或非门的输出端以结果输出%5。
[0006]所述输入信号包括减数A、来自低位的减数B和借位Cin ;输出结果包括差位S和向高位借位Cout ;其中，减数A分别输入到第四级或非门和第五级或非门的输入端；减数B和借位Cin均输入一级或非门、二级或非门的输入端。
[0007]所述六级或非门包括作为一级或非门的第一或非门、作为二级或非门的第二或非门、作为三级或非门的第四或非门、作为四级或非门的第五或非门、作为五级或非门的第六或非门、作为六级或非门的第七或非门。
第一或非门的两个输入端分别与减数B和借位相结合Cin连接，第一或非门的输出分别连接到第二或非门、第三或非门和第九或非门的输入端；
第二个或非门和第三个或非门的输入端与减数B和借位Cin相连；第二或非门和第三或非门的输出端分别连接到第四或非门的两个输入端上；
[0010]第四或非门的输出端分别连接到第五或非门和第七或非门的输入端；
[0011]第五或非门的另一个输入端与减数A连接；第五或非门的输出端连接到第六或非门的一个输入端和第七或非门的另一个输入端；
第六或非门的另一个输入端与减数A相连；
[0013]第六或非门的输出端连接到第八或非门的输入端，第七或非门的输出端分别连接到第八或非门和第九或非门的另一个输入端；
[0014]第八或非门输出端输出差S,第九或非门输出端输出借位Cout。
[0015]在任意位减法操作中，最低借位输入为O。[0016]最高借位输出直接表示符号位。
与现有技术相比，本发明具有以下有益效果：
[0018]本发明的电路结构包括9个或非门，输入差输出和借位输出为6级或非门，电路结构对称，布线方便。本发明用于任意位减法操作时，最低借位输入为O ;同时，可以直接用于计算减法运算，最高位借位输出直接表示符号位，从而避免将减数取反加一后使用加法电路完成减法的间接运算过程。
【专利附图】
附图说明
[0019]图1是本发明全减器电路的具体电路图。
[0020]其中，I第一或非门；2是第二或非门；3是第三或非门；4是第四或非门；5是第五或非门；6是第六或非门；7是第七或非门；8是第八或非门；9是第九或非门。
具体实施方法
[0021]本发明结合附图和具体实施例进一步详细说明：
[0022]见图1。本发明包括六级或非门的对称设置，六级或非门从输入到输出串联；六级或非门的输入端与输入信号连接，六级或非门的输出端作为结果输出端。包括减数在内的输入信号A、来自低位的减数B和借位Cin ;输出结果包括差位S和向高位借位Cout ;其中，减数A分别输入到第四级或非门和第五级或非门的输入端；减数B和借位Cin均输入一级或非门、二级或非门的输入端。
[0023]最高借位输出直接表示符号位。
[0024]六级或非门包括第一或非门1、第二或非门2、第三或非门3、第三或非门4、第四或非门5、第六或非门6、第七或非门7、第八或非门8、第九或非门9。
第一或非门I的两个输入端分别与减数B和借位相结合Cin相连，第一个或非门I的输出连接到第二个或非门2、第三个或非门3和第九个或非门9的输入端；第二个或非门2和第三个或非门3的另一个输入端和减数B和借位Cin连接；第二或非门2和第三或非门3的输出端连接到第四或非门4的两个输入端；第四或非门4的输出端连接到第五或非门5和第七或非门7的一个输入端；第五或非门5的另一个输入端连接到减数A；第五或非门5的输出端连接到第六或非门6的一个输入端和第七或非门7的另一个输入端；第六或非门6的另一个输入端连接到减数A；第六或非门6的输出端连接到第八或非门8的输入端，第七或非门7的输出端分别连接到第八或非门8九或非门9的另一个输入端；第八或非门8的输出端输出差S，第九或非门9输出端输出借位 Cout。
本发明适用于减法和除法，包括9个或非门。输入包括减数A、减数B、来自低位的借位Cin，输出包括差位S和向高位借位Cout ;输入差输出和借位输出通过6级或非门；本发明的最高借位输出直接表示符号位，避免了使用加法电路完成减法的间接操作过程。如根据表I 本发明全减器输出的布尔表达式如下：
权利要求
1.一个全减速器电路的特点是：对称设置六级或非门，六级或非门从输入到输出串联；六级或非门的一级或非门、二级或非门、四级或非门、五级或非门的输入端与输入信号连接，六级或非门的输出端作为结果输出端。
2.根据权利要求1所述的全减器电路，其特征是输入信号包括减少A、来自低位的减数B和借位Cin ;输出结果包括差位S和向高位借位Cout ;其中，减数A分别输入到第四级或非门和第五级或非门的输入端；减数B和借位Cin均输入一级或非门、二级或非门的输入端。
3.根据权利要求2所述的全减器电路，其特点是：六级或非门包括第一或非门(I)、第二或非门(2)、第三或非门(3)、第三或非门(4)、第四或非门(5)、第五或非门(6)、第七或非门(7)、第八或非门(8)、第九或非门(9)。
4.根据权利要求3所述的全减器电路的特点是：第一或非门(I)减数B和借位分别是两个输入端Cin相连，第一或非门(I)输出分别连接到第二或非门(2)、第三或非门(3)和第九或非门(9)的输入端； 第二个或非门(2)和第三个或非门(3)的另一个输入端与减数B和借位Cin连接；第二或非门(2)和第三或非门(3)的输出端分别连接到第四或非门(4)的两个输入端； 第四或非门(4)的输出端分别与第五或非门(5)和第七或非门(7)的一个输入端相连； 第五或非门(5)的另一个输入端与减数A连接；第五或非门(5)的输出端连接到第六或非门(6)的一个输入端和第七或非门(7)的另一个输入端； 第六或非门(6)的另一个输入端与减数A相连； 第六或非门(6)的输出端连接到第八或非门(8)的输入端，第七或非门(7)的输出端分别连接到第八或非门(8)和第九或非门(9)的另一个输入端； 第八或非门(8)输出端输出差S，第九或非门(9)输出端输出借位Cout。
5.根据权利要求1-4任何一项所述的全减器电路，其特点是在任意位减法操作中，最低借位输入为O。
6.根据权利要求1-4所述的全减器电路，其特征是最高借位输出直接表示符号位。
文档号G06F7/50GK103699353SQ201310653688
2014年4月2日【公开日】 申请日期:2013年12月5日 优先日：2013年12月5日
雷绍充， 马璐钖, 魏晓彤 申请人：西安交通大学