晶振问题库
最后编辑于：2020-06-11 15:15|
分类:电子|
标签:晶振
|
浏览数:305|
评论数:0
来源和网络， 但源地址已无法访问。
晶振选型问题库
稳定性、准确性和长期稳定性的主要区别是什么？
由于温度稳定指温度稳定性，因为温度稳定性是衡量晶振短期稳定性的主要指标。
精度是指常温环境下晶振的输出频率fx中心标称频率f0比较公式如下：准确性 = (fx - f0) / f0。 晶体振动出厂精度、温度漂移、电压特性、负载特性、老化漂移等是影响准确性的主要因素。
长期稳定度指的是年老化率、10年老化率。
Clipped Sine Wave
削顶正弦波(Clipped Sine Wave)与方波相比，谐波重量要小得多，但驱动能力较弱，负载为10K/10PF时Vp-p为0.8Vmin。通常为SMD 用于7050、5032、3225的波形。
Sine Wave
晶振正弦波输出的负载阻抗通常为50欧姆，正弦波的主要指标是功率Vp-p对应关系如下：
常用数据列表(负载阻抗为50欧姆)
dBm
Vp-p
mW
0
0.64
1.0
3
0.91
2.0
5
1.13
3.2
7
1.41
5.0
10
2.01
10
13
2.83
20
LVDS(Low Voltage Differential Signal)
内部有一个恒流源3.5-4mA，改变差分线上的方向和1来表示0。将外部100欧元匹配电阻(并靠近差分线上的接收端)转换为±350mV差分电平。
LVDS注:600MHz以上，PCB要求高，差分线要求严格等长，差异最好不超过10mil(0.25mm)。100欧电阻离接收端的距离不得超过500mil，最好控制在300mil以内。
LVDS有四种应用模式：
单向点对点(point to point)。
双向点对点(point to point)
双向半双工通信可通过一对双绞线实现。
多分支形式(multidrop)，
也就是说，一个驱动器连接多个接收器。这种应用形式可以用同样的数据传输到多个负载。
多点结构(multipoint)。
此时，多点总线支持多个驱动器，也可以使用BLVDS驱动器。它可以提供双向半双工通信，但只有一个驱动器可以在任何时候工作。因此，发送的优先级和总线仲裁协议需要根据不同的应用程序选择不同的软件协议和硬件解决方案。
ECL(Emitter Couple Logic)
ECL电路特点：基本门电路处于不饱和状态，ECL电路速度相当高，平均延迟时间可达数毫微秒甚至亚毫微秒。
ECL电路的逻辑摆幅较小(仅约 0.8V，而TTL逻辑摆幅约为2.0V)，当电路从一种状态过渡到另一种状态时，寄生电容器的充放电时间将减少，这是 ECL高开关速度的重要原因是电路。但逻辑摆幅小，抗干扰能力差。
ECL电路具有 输入阻抗高 和 输出阻抗低。
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
ECL电路速度快，驱动能力强，噪音低，容易达到几百MHz但是功耗大，需要负电源。为了简化电源，出现了PECL(ECL结构改为正电压供电)和LVPECL。
PECL (Pseudo/Positive ECL)
Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
LVPECL
Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。
以上三种都是射随输出结构，必须有电阻拉到直流偏置电压。(例如，它主要用于时钟LVPECL：直流匹配时，130欧上拉，82欧下拉；交流匹配时，82欧上拉，130欧下拉。但是直流电平在两种方式工作后都是1.95V左右。)
CMOS
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
注：CMOS相对TTL噪声容量较大，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL相互直接驱动。
HCMOS
HCMOS-全静态设计，高速互补金属氧化物半导体*工艺，CMOS-补充金属氧化物半导体。CMOS将被HCMOS所替代。
2.5V LVCMOS
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用时应注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值时，如果电流足够大，可能会引起锁定效应，导致芯片烧毁。
3.3V LVCMOS
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
TTL(Transistor-Transistor Logic)
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间有很多空闲时间，不利于提高噪声容量，增加系统功耗，影响速度，后来出现LVTTL(Low Voltage TTL)。晶振产品中，LVTTL分为3.3V、2.5V，其中以3.3V为主。
2.5V LVTTL
Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
使用TTL电平时输出过冲会比较严重
3.3V LVTTL
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
(LV)TTL、(H)CMOS、(P)ECL、LVDS、(Clipped)Sine Wave几种波形的主要区别是什么？
这些波形是行业中常用的波形。通常方波输出功率大，驱动能力强，但谐波重量丰富；正弦波输出功率不如方波，但谐波重量要小得多。
晶振问题库的设计
抖动和相噪有什么关系？
相位噪声和抖动是两种不同的定量方法（描述）。
抖动是时域概念，单位是pS或fS。
相位噪声是频率域的概念，相位噪声是偏移频率fm处1Hz带宽内的矩形面积， 单位为-dBC/Hz。
OCXO电压参考端的功能是什么？
通常时钟板上需要一个高精密的电压基准，解决的办法可以在时钟设计上增加一个高精密的电压基准芯片，但这样会带来时钟成本的上升。
其他解决方案可以从OCXO电压参考端获得电压基准。OCXO电压基准通常放置在温度最恒定的地方，OCXO恒温槽的温度控制精度通常为0.1℃，这进一步降低了电压基准对温度变化的敏感性。因此，建议采用OCXO作为时钟的电压参考。
需要注意的是OCXO电压参考端的负载电流应小于1mA。
压控纹波是否会影响晶振的稳定性
如果晶体振动压力控制电压发生变化，晶体振动的频率必然会发生变化。当干扰信号过大时，晶体振动或相噪声会恶化，甚至频率也会发生变化。通常在晶体振动内部压力控制端设计频率响应大于2KHZ低通滤波环/电路，减少压控端外部纹波的干扰。
如果晶振工作环境有很强的外部干扰，低通滤波器也可以添加到压控端的外部。
晶振供电系统设计应注意哪些事项？
10~1000跨接晶振电源输入端uF钽电容或陶瓷电容，供电电压越低或PCB线路越细，电容相应增加，以减少纹波干扰。
此外，晶振的电源输入端应跨接0.01uF建议采用陶瓷去耦电容器"同层相连"电源层和地线层不得通过孔连接。
对于OCXO产品还应注意供电系统的功率大于OCXO的启动功率并有一定的余量。
时钟系统PCB排版应该注意什么？
从PCB基本原则如下：
避免相邻平行输入线和输出线，避免反射干扰。
多考虑电源和地线产生的噪声干扰：添加去耦电容器；加宽电源和地线。线宽符合地线>电源线>信号线规则，地线采用大面积铜层。
考虑信号串扰，远离地线，删除串扰信号或屏蔽干扰信号。
尽量保证地层的完整性。
考虑布局
尽量焊接晶振PCB上，少用插座。
尽可能远离敏感的模拟电路设备。
通过外部接口(如插座)，数字地与模拟地相连。
设备中晶振的最佳位置是什么？
影响晶振短期稳定性的主要因素是温度变化，在设计通盘布局的考虑下，尽量避免将晶振靠近机箱外壳或靠近温变较大的部件如风扇，还应该远离大功率射频器件如射频功放。
在振动或存在加速度变化的环境下，还应该考虑晶振的受力，确保应力分布均匀，并采取有效缓冲等减振措施。
电源纹波是否会对晶振产生影响?
通常, 晶振对电源的纹波和噪声的要求, 小于输出电压的1%, 由于晶振内部有高精密电压基准, 其纹波抑制、负载调整率都非常优良，精度可以达到3ppm/℃。电源系统1%以内的纹波对晶振的干扰可以忽略。
晶振测试与使用中的主要问题
晶振频率输出为什么时有时无或频率发生跳变？
有如下几种情况会导致此情况：
晶振供电系统存在问题。
晶振输出端与其他走线距离过近，存在短路的可能。
晶振存在假焊的可能。
晶体在生产过程中存在污染、电极银层不牢，导电胶开裂等工艺问题或水晶材料有问题。
晶体DLD(激励)过大会导致晶体出现"休眠"(停振)的现象, 当晶体的外界发生改变时, 如温度改变、振动、重新通断电等, 晶体又可以重新振荡。
SC-CUT晶体由于B模的振幅超过C模，所以在SC-CUT晶体的OCXO振荡回路必须增加B模抑制电路，如果抑制电路参数设置不合理，OCXO将输出B模的频率。B模的频率通常是C模的1.08倍，如10MHZ OCXO的输出频率变成10.8MHz时就是B模抑制参数不合理。
需要注意的是：如果B模抑制电路参数设计不合理，B模现象是随机发生的，晶振再次通电时，很有可能又恢复正常。
测试仪表的精度应该考虑哪些因素？
由于晶振是一个高稳定和低噪声的优质信号源，
在测试晶振的稳定性指标如温度稳定度、电源特性、负载特性时，考虑日波动的因素，(我们)推荐选择温度稳定度指标比被测晶振高一个量级的晶振，或原子钟作为参考信号；
在测试准确度指标时，推荐选择准确度比被测晶振高一个量级的晶振，或原子钟作为参考信号。
在测试相噪指标时，参考源的相噪建议比被测晶振低-5dBc/Hz以上，且相噪测试仪表的底噪应该比被测晶振低-10dBc/Hz以上。
一些测量仪表是内置高稳OCXO作为参考信号，建议在测量前先预热24小时以上。
需要特别注意的是：对于OCXO产品，由于存在开机特性的因素，在测试OCXO的温度稳定性、电源特性、短稳等精密指标时，OCXO需通电24小时以上以免出现测试误差。