TMS320C6424ZDU7_数字信号处理器DSP_德州仪器(TI)

TMS320C6424的特点

• 高性能数字信号处理器（C6424）
  • 2.5-，2-，1.67，1.43-ns指令周期时间
  • 400、500、600兆赫C64x+? 时钟频率
  • 八条32位C64x+指令/周期
  • 3200、4000、4800、5600英里/秒
  • 与C64x完全兼容的软件
  • 商用和汽车（Q或S后缀）等级
  • 低功耗设备（L后缀）
• 速度2? VelociTI的扩展? 高级超长指令字（VLIW）TMS320C64x+? 数字信号处理器内核
  • 八个高度独立的功能单元，带有VelociTI。2个扩展：
    • 六个ALU（32-/40位），每个ALU支持每个时钟周期的单32位、双16位或四8位算术运算
    • 两个乘法器支持每个时钟周期四个16×16位乘法器（32位结果）或每个时钟周期八个8×8位乘法器（16位结果）
  • 具有不一致支持的负载存储体系结构
  • 64位32位通用寄存器
  • 指令打包减少了代码大小
  • 所有指令都有条件
  • 附加C64x+? 增强功能
    • 保护模式操作
    • 异常支持错误检测和程序重定向
    • 对模环自动对焦模块操作的硬件支持
• C64x+指令集功能
  • 字节可寻址（8-/16-/32-/64位数据）
  • 8位溢出保护
  • 位域提取，设置，清除
  • 归一化、饱和、位计数
  • VelociTI.2增加正交性
  • C64x+扩展
    • 压缩16位指令
    • 支持复数乘法的附加说明
• C64x+L1/L2内存体系结构
  • 256K位（32K字节）L1P程序RAM/高速缓存[灵活分配]
  • 640K位（80K字节）L1D数据RAM/Cache[灵活分配]
  • 1M位（128K字节）二级统一映射RAM/Cache[灵活分配]
• Endianess：支持小Endian和大Endian
• 外部存储器接口（EMIF）
  • 32位DDR2 SDRAM内存控制器，256M字节地址空间（1.8-V I/O）
    • 支持高达333兆赫（数据速率）总线和DDR2-400 SDRAM接口
  • 异步16位宽EMIF（EMIFA），地址可达128M字节
    • 闪存接口
      • NOR（8-/16位宽数据）
      • NAND（8-/16位宽数据）
• 增强型直接内存访问（EDMA）控制器（64个独立通道）
• 两个64位通用定时器（每个可配置为两个32位定时器）
• 一个64位看门狗定时器
• 两个UART（一个带有RTS和CTS流量控制）
• 主/从集成电路（I2C总线?)
• 两个多通道缓冲串行端口（MCBSP）
  • I2S和TDM
  • AC97音频编解码器接口
  • SPI公司
  • 标准语音编解码器接口（AIC12）
  • 电信接口-ST总线，H-100
  • 128通道模式
• 多声道音频串行端口（McASP0）
  • 四个序列化程序和SPDIF（DIT）模式
• 16位主机端口接口（HPI）
• 32位33 MHz，3.3-V外围组件互连（PCI）主/从接口
• 10/100 Mb/s以太网MAC（EMAC）
  • 符合IEEE 802.3
  • 支持多种媒体独立接口（MII、RMII）
  • 管理数据输入/输出（MDIO）模块
• VLYNQ公司? 接口（FPGA接口）
• 三个脉宽调制器（PWM）输出
• 片上ROM引导程序
• 单独节能模式
• 柔性锁相环时钟发生器
• IEEE-1149.1（JTAG）?) 边界扫描兼容
• 多达111个通用I/O（GPIO）引脚（与其他设备功能多路复用）
• 包装：
  • 361针无铅PBGA封装（ZWT后缀），0.8毫米球距
  • 376针塑料BGA封装（ZDU后缀），1.0毫米球距
• 0.09-?m/6级铜金属工艺（CMOS）
• 3.3-V和1.8-V I/O，1.2-V内部（-7/-6/-5/-4/-Q6/-Q5/-Q4）
• 3.3-V和1.8-V I/O，1.05-V内部（-7/-6/-5/-4/-L/-Q5）
• 应用
  • 电信
  • 音频
  • 工业应用
• 社区资源
  • TI E2E社区
  • TI嵌入式处理器Wiki

所有商标均为其各自所有者的财产。

TMS320C6424的说明

TMS320C64x+? DSP（包括TMS320C6424设备）是TMS320C6000中性能最高的定点DSP? DSP平台。C6424设备基于第三代高性能、先进的VelociTI? 德州仪器公司（TI）开发的超长指令字（VLIW）体系结构，使这些DSP成为数字信号处理器应用的最佳选择。C64x+? 这些设备与以前的C6000设备具有向上代码兼容性? DSP平台。C64x? DSP支持附加的功能，并具有以前设备的扩展指令集。

除非另有说明，否则对C64x DSP或C64x CPU的任何引用也分别适用于C64x+DSP和C64x+CPU。

C64x+内核在600 MHz时钟频率下的性能高达每秒48亿条指令（MIPS），为解决高性能DSP编程难题提供了解决方案。DSP内核具有高速控制器的操作灵活性和阵列处理器的数字处理能力。C64x+DSP核心处理器有64个32位字长的通用寄存器和8个高度独立的功能单元，两个32位结果乘法器和6个算术逻辑单元（alu）。这八个功能单元包括在电信、音频和工业应用中加速性能的指令。DSP内核每周期可以产生4个16位乘法累加（MAC），总计每秒24亿个MAC（MMAC），或每周期产生8个8位MAC，总计4800个MMAC。有关C64x+DSP的更多详细信息，请参阅《TMS320C64x/C64x+DSP CPU和指令集参考指南》（文献号732）。

C6424还具有特定于应用程序的硬件逻辑、片上存储器和与其他C6000 DSP平台设备类似的附加片上外围设备。C6424内核使用基于两级缓存的体系结构。一级程序内存/高速缓存（L1P）由256K位内存空间组成，可配置为映射内存或直接映射高速缓存；一级数据（L1D）由640K位内存空间组成，其中384K位为映射内存，256K位可配置为映射内存或双向设置关联高速缓存。二级内存/高速缓存（L2）由程序和数据空间共享的1M位内存空间组成。二级内存可以配置为映射内存、缓存或两者的组合。

外围设备包括：带管理数据输入/输出（MDIO）模块的10/100 Mb/s以太网MAC（EMAC）；4位传输、4位接收VLYNQ接口；集成电路（I2C）总线接口；两个多通道缓冲串行端口（MCBSP）；带4个串行器的多通道音频串行端口（McASP0）；2个64位通用定时器，每个可配置为2个独立的32位定时器；1个64位看门狗定时器；一个用户可配置的16位主机端口接口（HPI）；最多111针通用输入/输出（GPIO），具有可编程中断/事件生成模式，与其他外设多路复用；2个UART，支持硬件握手UART；3个脉宽调制器（PWM）外围设备；1个外围组件互连（PCI）[33 MHz]；和2个无胶外部存储器接口：一个异步外部存储器接口（EMIFA）用于较慢的存储器/外围设备，一个高速同步存储器接口用于DDR2。

以太网媒体访问控制器（EMAC）在C6424和网络之间提供了一个有效的接口。C6424 EMAC支持10Base-T和100Base-TX，或半双工或全双工模式下的10Mbits/s（Mbps）和100Mbps，并支持硬件流控制和服务质量（QOS）。

管理数据输入/输出（MDIO）模块连续轮询所有32个MDIO地址，以便枚举系统中的所有PHY设备。

I2C和VLYNQ端口允许C6424轻松控制外围设备和/或与主机处理器通信。

丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息，请参阅本文档后面的相关部分和相关的外围设备参考指南。

C6424有一套完整的开发工具。其中包括C编译器、简化编程和调度的DSP汇编优化器，以及Windows? 用于查看源代码执行的调试器接口。