一、图像采集和处理
高质量的芯片图像是芯片分析和设计的基础。随着芯片特性尺寸的减小、规模的增加和金属层数的增加，芯片反向分析对芯片图像的完整性和清晰度的要求越来越高。 芯片图像库的建立是一个更复杂的过程，其核心步骤是同一层的图像拼接和相邻层的图像对准。当显微图像采集在一定的放大倍数下时，每个图像对应于一个特定的芯片区域。解剖层芯片连续图像采集后，通常可以获得多个行列的图像阵列。同一层的图像拼接可以形成芯片解剖层的整层图像。根据芯片地图的对应关系，可以进一步对准任何两个相邻层的整层图像。通过上述逐层图像拼接和相邻层图像对准，可以获得完整的芯片图像数据库。 以图3-1所示的三层金属工艺芯片为例。芯片逐层解剖和陷阱染色后，可获得三层金属(M三、二层金属(M二、金属层(M一、多晶硅层(Poly)和染色层 (Sub)等5个层次的芯片解剖样片。 
为方便叙述,本文后续章节中一律以Mi、Poly、Sub代表上述图像层的名称。图像拍摄每个芯片样片，同一层图像拼接单层图像阵列，获得每个解剖层的整层图像；完成四个相邻层的图像对准(M3与M2对准、M2与MI对准、M1与Poly对准、Poly与Sub对准)，您可以获得最终的芯片图像数据库。在具体的图像拼接之前，还需要对拍摄后的所有单个芯片图像进行一系列的图像预处理，包括图像变形纠正、图像倾角纠正、图像翻转、图像颜色和亮度调整等。 不同芯片层次的图像采集有时使用不同的放大倍率，在对准相邻层的图像时，需要具有相同的放大倍率。此时，需要缩放某一层的图像（通常是放大）。例如，芯片Sub层(陷阱染色层)拍摄500倍，Poly层拍摄1000倍，在Sub层与Poly当对准层的图像时，需要对准层Sub层图像从500倍光学图像放大到1000倍，当缩放因子等于2时。此时的放大实际上是虚拟放大，即虽然图像尺寸被放大，但图像清晰度仍然是500倍。事实上，显微镜有拍摄倍数误差，图像拍摄效果不严格等于设定的拍摄倍数，不同显微镜的拍摄误差也不同。例如，显微镜A500倍的拍摄效果相当于499.6倍，显微镜B1000倍的拍摄效果相当于10000倍.3倍，此时实际缩放因子约为2倍.002倍。图像缩放时，通常需要准确测量相邻图像中相应点的像素点距离，并将其比作为缩放因子。
二、芯片解剖及工艺分析
半导体器件的制造过程可分为前工序和后工序。从晶圆开始，经过多次制膜，等待工艺步骤，在晶圆上制作成集成电路元件阵列，然后将晶圆切割成矩形芯，这是前工艺的过程。后工艺是安装、固定、键合连接、塑料灌封、引出接线端子等工艺，将管芯制成包装后芯片的工艺。前工艺在技术实现和工艺上都比后工艺复杂得多，所以有时芯片的制造工艺只定义为前工艺对应的内容。
1、薄膜沉积
半导体装置由不同材料厚度的多层薄膜经过多次光刻、蚀刻等工艺形成。晶圆上覆盖这些薄膜的技术是薄膜沉积(thin film deposition)工艺。半导体器件的薄膜主要包括钩、氨化钛、多晶硅、单晶硅等半导体，以及二氧化硅、氮化硅、磷硅玻璃等介质材料。自早期蒸发以来，膜沉积技术已发展成两个主要方向：(physical vapor deposition,)和(chemical vapor deposition,),薄膜沉积主要用于物理和化学反应。物理气相沉积主要用于金属膜的沉积，主要用于蒸汽镀(evaporation)和溅射(sputtering)两种。其中，蒸汽镀是利用蒸汽镀材料在高温下的饱和蒸汽压力进行膜沉积；在溅射过程中，目标材料中的原子被荷能离子轰击溅射并沉淀在基板化学气相沉积中，是利用相关化学反应将反应气体转化为固体生成物，并在晶圆表面沉积的技术。
2、光刻
光刻工艺是通过光刻胶的显影和定影，将掩膜版上的图形转换为硅平面的过程。光刻工艺在半导体制造技术中起着重要作用MOS与设备相关的结构，如每层膜结构和混合区域，都是通过光刻工艺实现的。因此，该工艺的复杂性通常以光刻次数或掩膜版本的数量来表示。集成电路生产线的工艺能力通常由最小图形的宽度来评估。光刻工艺更为复杂，但其基本原理非常简单。 ①首先，在晶圆表面覆盖一层光刻胶（光敏材料），然后在晶圆上覆盖后使用特定然后使用特定光源（通常是紫外线）照射。此时，晶圆表面的光刻胶不会被掩膜版本阻挡，然后通过显影和定影去除光刻胶的光敏部分，使掩膜版本中的图案完全转移到光刻胶上。 ②光刻胶上的图案可以通过刻蚀晶圆或注入离子进一步转移到硅平面。 
光刻工艺所需的材料主要包括光源、掩膜、等等。光刻的基本过程由光刻胶覆盖、曝光和显影三个步骤完成。为了加强图案传输的准确性和可靠性，整个光刻过程还包括去水烘焙、软烘焙和硬烘焙。
3、蚀刻
刻蚀是把没有被光刻胶覆盖的沉积薄膜部分,以化学反应或物理作用的方式加以去除的过程。通过刻蚀可以将掩膜版上的图形转移到薄膜上。换句话说,掩膜版上的图案,通过光刻工艺转移到光刻胶上后,利用刻蚀工艺可以进一步转移到薄膜上。这层薄膜可能是二氧化硅、氢化硅、多晶、铝合金或是硼磷硅玻璃等。目前广泛应用在半导体工艺上的刻蚀技术主要有两种,即湿法刻蚀(wet etching)和干法刻蚀(dry etching)。前一种蚀刻方法是利用化学反应进行蚀刻，具有各向同性特性；后者主要由等离子体蚀刻机完成，具有各向异性特性。本章将介绍这两种蚀刻方法。
4、 掺杂
混合是在半导体中添加少量特定杂质的过程。半导体设备中的有源区、陷阱区等结构是通过混合实现的。集成电路制造过程中主要有两种混合技术，一种是传统的扩散方法(diffusion),另一种是更先进的离子注入法(ion implantation)。扩散法是通过高温扩散将杂质从材料中的高浓度区域移动到低浓度区域；离子注入法是通过控制离子注入的深度和浓度来改变导电特性。这两种混合方法的原理不同，但其目的是混合半导体杂质，改变混合区域的导电性，形成P型或N 型半导体区域。 参考：硼和磷的扩散原理和工艺 
5、氧化
氧化是根据厚度要求在硅表面生长均匀无缺陷的二氧化硅薄膜的过程。氧化工艺在集成电路制造技术中起着重要的作用。利用二氧化硅的屏蔽作用，实现所选区域的扩散和混合，是20世纪50年代以来集成电路制造技术最重要的技术发展。二氧化硅薄膜的产生可以通过热生长和积累来实现。热生长又称湿氧化，是指在高温环境下通过外部氧气或水蒸气与硅衬底发生氧化反应而产生二氧化硅薄膜的过程。其特点是膜生长速度快，膜质疏松。积累也称为干氧化。当外部供应的氧气和硅源在腔内反应时，可在硅表面形成二氧化硅薄膜，其特点是生长速度慢，膜质致密。二氧化硅薄膜是集成电路制造中应用最广泛的薄膜材料，在半导体制造过程中应用如下。 (1)设备保护和隔离。二氧化硅是一种坚硬致密的材料，能有效避免制造过程中的划伤和损坏。设备之间的隔离也可以通过生长一层厚厚的二氧化硅来实现。.25m在以下工艺中，为了更有效地隔离设备，通常采用填充二氧化硅的浅沟工艺隔离设备。 (2)掺杂障碍物。P 或B3 等物质在二氧化硅中的扩散速度远低于其在硅衬底中的扩散速度，因此二氧化硅可作为掺杂的阻挡层。在需要掺杂的地方，二氧化硅可以通过刻蚀去除，形成掺杂窗。掺杂材料可以通过这个窗口进入硅衬底进行扩散，而在表面覆盖二氧化硅的地方，掺杂材料以二氧化硅可以阻止掺杂。图2-2为二氧化硅掺杂阻挡示意图 
(3)制作棚氧材料。MOS二氧化硅常用于器件多晶格栅下的一层非常薄的格栅氧层。格栅氧通常由干氧制成，质量高，致密均匀，无杂质。 (4)金属层之间的介质层。二氧化硅是一种很好的绝缘体，可以用来制造金属层之间的绝缘层。金属层之间的二氧化硅通常由气相沉淀制成。
6.化学机械研磨
芯片表面通过化学反应颗粒的研磨垫和特定的化学研磨液，通过化学反应和机械研磨相结合的方式进行平整加工，即化学机械研磨(chemicalmechanical polish,CMP)。随着场氧化层的制造，CMOS随着晶体管、金属层等结构的产生，晶圆的表面逐渐变得不均匀，严重影响膜沉积、光刻、蚀刻等工艺的效果。对于膜沉积过程，晶圆表面平整度越差，沉积膜的台阶覆盖能力越差；在光刻过程中，受光刻机聚焦深度的限制制,晶圆表面高低起伏越剧烈,图形转移的过程也就越困难、越容易失真;而在刻蚀工艺中,为了弥补晶圆表面的起伏,必须强化刻蚀的程度,但过度刻蚀又容易造成线路断裂、通孔接触不良等问题。IBM公司从20世纪80年代开始研发化学机械研磨技术,并于90年代初期将其应用在实际生产中。由于这项技术是集成电路制造业界唯一且必须依赖的平坦化工艺,因此一经IBM公布其可行性之后,全球各大半导体厂商,无不倾尽全力开发这项技术,以便维持自己产品的竞争力。图2-3显示了化学机械研磨操作前后的效果图。 
典型工艺组合
随着芯片上晶体管的集成度越来越高,器件尺寸以及器件之间距离都越来越小。这种减小趋势达到某一程度后,各种因尺寸减小所衍生的问题就会发生,使集成电路性能下降甚至功能丧失。因此集成电路制造商研发了一些先进的工艺组合来克服和解决这些衍生问题。下面选择几种典型的工艺组合进行介绍。 1.轻掺杂漏极工艺 轻掺杂漏极(lightly doped drain, LDD)工艺在MOS管源极和漏极位置处进行轻掺杂。通过LDD设计, NMOS沟道内的电场分布将向漏极移动,并且电场强度也有所减小,因此可以在很大程度上解决次开启电流、短沟道效应和载流子倍增效应等所带来的MOS器件功能和性能影响。图2-4显示了LDD工艺结构的示意图与透射电子显微镜拍摄的纵剖图。 