关注星标微信官方账号，直达精彩内容
来源：网络素材
推拉输出：可输出高、低电平、连接数字设备；
泄漏输出：输出端相当于三极管的集电极. 需要上拉电阻才能获得高电平状态. 适用于电流驱动，其吸收电流的能力相对较强(一般20ma以内).
推拉结构一般是指两个三极管分别由两个互补信号控制，总是在一个三极管导通时另一个截止日期.
先说集电极开路输出的结构。集电极开路输出结构如图1所示。右侧的三极管集电极没有连接任何东西，因此称为集电极开路（左侧的三极管相反，当输入为0时，输出为0）。对于图1，当左端输入为0时，前三极管的截止日期（即集电极C与发射极E之间的断开），因此5V电源通过1K电阻端输入为1时，前三极管导通，后三极管截止（相当于开关断开）。
我们将图1简化为图2。图2中的开关由软件控制，1时断开，0时关闭。很明显，当开关关闭时，输出直接接地，因此输出电平为0。当开关断开时，输出端悬挂，即高阻态。此时，电平状态尚不清楚。如果后一个电阻负载（即使是非常轻的负载）到达地面，则输出端的电平被负载拉到低电平，因此该电路不能输出高电平。
再看图三。图三中的1。K电阻是上拉电阻。如果开关关闭，电流从1K电阻和开关用输入功能时，只需将输出口设置为1，这相当于开关断开P0口是高阻态。
漏极开路(OD)输出与集电极开路输出非常相似。用现场效应管代替上述三极管。这样，集电极就会变成漏极，OC就变成了OD，原理分析是一样的。
另一种输出结构是推拉输出。推拉输出的结构是用开关代替上拉电阻。当需要输出高电时，上开关打开，下开关断开；当需要输出低电时，恰恰相反。比起OC或者OD这种推拉结构高，低电平驱动能力强。如果两个输出不同电平的输出口连接在一起，就会产生大电流，可能会烧坏输出口。而上面说的OC或OD由于上拉电阻提供的电流相对较小，输出不会出现这种情况。若推拉输出要设置为高阻态，则两个开关必须同时断开(或在输出口上使用一个传输门)，以此作为输入状态，AVR一些单片机IO口就是这种结构。
开漏电路特点及应用
在电路设计中，我们经常遇到泄漏(open drain)和开集(open collector)的概念。
开漏电路概念中提到的漏是指MOSFET漏极。同样，开集电路中的集也是指三极管的集电极。开泄电路是指MOSFET泄漏极输出电路。一般用途是在泄漏极外的电路上增加拉电阻。完整的泄漏电路应由泄漏装置和泄漏上拉电阻组成。如图1所示：
图1
组成泄漏形式的电路具有以下特点：
1. 利用外部电路的驱动能力降低IC内部驱动(或驱动负载高于芯片电源电压)。IC内部MOSFET导通时，驱动电流来自外部VCC流经R pull-up ，MOSFET到GND。IC内部只需要非常低的栅极驱动电流。如图1所示。
2. 多个泄漏输出可以输出Pin，连接到一条线。形成 “与逻辑” 关系。如图1，当PIN_A、PIN_B、PIN_C任何一个变低后，开漏线上的逻辑都是0。这也是I2C，SMBus等待总线判断总线占用状态的原理。必须连接拉电阻作为输出。下降延迟是芯片中的晶体管，由有源驱动，速度快；上升延迟是无源外部电阻，速度慢。若要求高速电阻选择要小，功耗会大。因此，负载电阻的选择应考虑功耗和速度。
3. 可改变上拉电源的电压，改变传输电平。如图2所示， IC由电源提供的逻辑电平Vcc输出高电平由1决定Vcc2(上拉电阻的电源电压)决定。这样，我们就可以用低电平逻辑控制输出高电平逻辑(这样你就可以转换任何电平)。(例如，可以提供上拉电阻TTL/CMOS)电平输出等。
图2
4. 开漏Pin不连接外部上拉电阻，只能输出低电平(因此，对于经典的51单片机P0口，输入输出功能必须增加外部上拉电阻，否则不能输出高电平逻辑）。一般来说，泄漏是用来连接不同电平和匹配电平的设备。
5. 标准漏脚一般只有输出能力。只有添加其他判断电路，才能具备双向输入输出的能力。
6.正常的CMOS输出级是上下管道，上管道去掉是OPEN-DRAIN这种输出有两个主要目的：电平转换、线与。
7.线路和功能主要用于多个电路降低同一信号。如果电路不想降低，则输出高电平，因为OPEN-DRAIN上面的管子被取下，高电平是通过外部上拉电阻实现的。CMOS输出级，如果一个输出高，另一个输出低，等于电源短路。
8.OPEN-DRAIN它提供了一种灵活的输出模式，但也有其弱点，即上升边缘的延迟。由于上升边缘通过外部上拉无源电阻充电负载，当电阻选择小时延迟小，但功耗大；相反，延迟大功耗小。因此，如果有延迟要求，建议使用下降边缘输出。
应用中需注意：
1. 在许多应用中，我们使用开集电路代替开集电路。例如，输入Pin要求由泄漏电路驱动。我们常用的驱动方法是使用由三极管组成的开集电路来驱动它，既方便又节省成本。如图3所示。
2. 上拉电阻R pull-up逻辑电平转换辑电平转换沿的速度。电阻越大，功耗越低。反之亦然。
Push-Pull输出一般称为推挽输出CMOS电路内应比较CMOS因为在，输出更合适CMOS里面的push-pull输出能力不可能像双极那么大。输出能力看IC内输出极N管P管的面积。与泄漏输出相比，push-pull高低电平由IC低电源，不能简单地做逻辑操作等。push-pull是现在CMOS输出级设计是电路中最常用的方法。
当然open drain并非没有代价，这就是输出驱动能力差。输出驱动能力差的说法不准确，驱动能力取决于IC末级晶体管的功率。OD只是带来上升沿的延时，因为上升沿是通过外接上拉无源电阻对负载充电的，当电阻选择小时延时就小、但功耗大，反之延时大功耗小。OPEN DRAIN它提供了灵活的输出模式，但也有成本。如果需要延迟，建议使用下降沿输出。
电阻小延迟小的前提是电阻选择的原则应在最终晶体管功耗允许的范围内。有经验的设计师在使用逻辑芯片时不会选择1欧姆的电阻作为上拉电阻。在脉冲的上升沿电源通过上拉无源电阻对负载充电，显然电阻越小上升时间越短，在脉冲的下降沿，除了负载通过有源晶体管放电外，电源也通过上拉电阻和导通的晶体管对地 芯片的功耗和题是芯片的功耗和功耗。电阻影响上升边，不影响下降边。如果使用中不关心上升边缘，可以选择尽可能大的上拉电阻，以减少对地通道 电流。如果上升沿时间要求较高，芯片功耗应作为选择电阻尺寸的参考
关注我的微信微信官方账号，按规定回复加群加入技术交流群。关注程序员编程基地，回复pdf获取程序员必读的经典书单，一起编程，一起进步。点击阅读原文查看更多分享，欢迎点击分享、收藏、点赞、观看。