晶体管的发展历史
由于晶体管的出现，电子产品蓬勃发展。因此，晶体管也被称为20世纪最伟大的创造，它的出现为集成电路、微处理器和计算机内存的产生奠定了基础。自晶体管诞生以来，经过几十年的发展，晶体管也发生了巨大的变化。
晶体管的诞生
晶体管诞生前，电信号主要通过真空电子管放大。然而，由于真空管制造困难、体积大、能耗高、使用寿命短，业界最初期待着电子管替代品的出现。1945年秋，贝尔实验室正式成立了以肖克利为首的半导体研究小组，成员包括布拉顿、巴丁等人，最初研究了几种新材料，包括硅和锗。
////插播：今年年初，我录制了一套相对系统的入门级单片机教程和毕业设计指导。如果你想让我的同学免费拿，我可以私下写信~点击我的头像白色字体加上我也可以得到哦，记得密码一哥/////
贝尔实验室于1947年发布了第一个由锗半导体制成的点接触晶体管。但由于点接触晶体管性能不佳，肖克利在点接触晶体管一个月后提出了应用p-n 接面晶体管的制作方法称为双极晶体管。当时，巴丁和布拉顿主要创造半导体三极管；肖克利是p-n 由于对半导体和晶体管效应的研究，他们获得了1956年诺贝尔物理奖。
由于晶体管具有以下优点，在大多数应用中可以替代真空管：
·没有加热阴极造成的能量消耗。使用真空管时产生的橙光有点像传统灯泡。
·体积小，重量低，有利于电子设备的小型化。
·工作电压低，只能用电池供应。
·供电后即可使用，无需加热阴极所需的预热期。
·可通过半导体技术大量生产。
·放大倍数大。
平面晶体管
平面工艺是20世纪60年代发展起来的一种非常重要的半导体技术。这个过程是在Si晶体管和集成电路是通过氧化、光刻、扩散、离子注入等一系列工艺在半导体芯片上制作的。使用所谓平面工艺制作的晶体管称为平面晶体管。
平面晶体管的基础一般采用杂质扩散技术，杂质浓度分布不均匀（外观高、内部低），会产生漂移电场，加速注入基础的少数载流子的运动。因此，平面晶体管通常也被称为漂移晶体管。该晶体管的性能远优于均匀基础晶体管。
在传统的平面晶体管技术中，业内也有两种不同的流派，一种被称为传统的体硅技术(Bulk SI)，另一种是相对较新的绝缘层覆硅(SOI)技术。平面Bulk CMOS和FD-SOI曾在22nm节点交锋。其中，Bulk CMOS它是最著名的，也是最低成本的选择，所以它多年来一直是芯片行业的支柱。但随着技术的进步，Bulk CMOS晶体管容易出现随机掺杂波动现象。Bulk CMOS晶体管也可能表现出不同于其标称特性的性能，并可能在阈值电压上产生随机差异。克服这个问题的一种方法是转向完全耗尽的晶体管类型，比如FD-SOI或FinFET。
Bulk CMOS与FD-SOI两者的区别在于后者在硅基体顶部增加了一层埋入式氧化物(BOX)层，而BOX上面覆盖着一层相对较薄的硅层。该层将晶体管与衬底隔离，以阻止装置中的泄漏。Intel是体硅技术的坚定支持者，IBM/AMD则是SOI绝对的技术守护者。
FinFet晶体管
平面晶体管长期以来一直主导着整个半导体行业。然而，随着尺寸越来越小，传统的平面晶体管具有短通道效应，特别是漏电流，这使得元件耗电。特别是当晶体管的尺寸缩小到25时nm下面，传统平面场效应管的尺寸无法缩小。在这种情况下，FinFET出现了。FinFET又称鳍式场效应晶体管，是一种立体场效应管。FinFET场效应管主要是立体化。
第一种FinFET晶体管类型称为耗尽贫沟晶体管或 DELTA日立中央研究实验室的晶体管Digh Hisamoto，Toru Kaga，Yoshifumi Kawamoto和Eiji Takeda1989年在日本首次制造。但目前使用的FinFet加州大学伯克利分校胡正明教授的晶体管DELTA属于多闸极电晶体的技术创造。
多闸极晶体管的载体通道由与各平面接触的闸极控制。因此，提供了更好的控制泄漏电流的方法。由于多闸极晶体管具有较高的本征增益和较低的沟调节效果，也可以在类比电路领域提供较好的效率。这可以降低功耗，提高芯片效率。三维设计还可以提高晶体管的密度，进而开展需要高密度晶体管的微机电领域。
与平面CMOS与互补金属氧化物半导体相比，FinFET开关时间明显更快，电流密度更高。FinFET非平面晶体管或 3D晶体管。它是现代纳米电子半导体器件制造的基础。
英特尔将于22011年使用nm工艺生产正式商业化。从2014年初开始，14nm（或16nm）台积电、三星、GlobalFoundries）初始采用FinFET设计。在后续的发展过程中，FinFET也成为了14 nm，10 nm和7 nm工艺节点的主栅极设计。
GAA晶体管
当先进工艺发展到7时nm在试图继续向下发展的过程中，人们发现，FinFET更先进的工艺节点似乎无法满足。因此，2006年，韩国科技研究院（KAIST）和国家nm基于全能门的韩国研究人员团队开发了晶圆中心（GAA）FinFET三星曾表示，技术晶体管，GAA3.技术将3nm工艺。
GAA全能门与FinFET不同之处在于，GAA围绕通道的四个表面设计栅极，以确保减少泄漏电压，改善通道控制，这是减少工艺节点的基本步骤，采用更高效的晶体管设计，加上更小的节点尺寸和5nm FinFET该工艺能达到更好的能耗比。
GAA 作为一种预研技术，每个厂商都有自己的方案。假如 IBM 提供硅纳米线，称为硅纳米线 FET （nanowire FET）达到技术 30nm 的纳米线间距和 60nm 该装置有效纳米线的缩放栅极间距为 12.8nm。此外，新加坡国立大学还推出了自己的纳米线 PFET，其线宽为 3.5nm，采用相变材料 Ge2Sb2Te5 作为线性应力源。
另据据韩媒Business Korea据报道，三星电子已成功征服3nm和1nm该工艺所用GAA （GAA即Gate-All-Around，环绕式栅极)技术正式向3nm该工艺迈出了重要一步，预计将于2022年开始大规模生产。结语
从平面晶体管到GAA晶体管和OEM的研发投资越来越高。在此过程中，格芯和联电相继放弃了14nm尽管英特尔宣布了以下先进工艺的研究7nm但是已经是10了nm工艺节点已经停留了很长时间。三星也在7nm节点落后于台积电的发展。在这种情况下，台积电几乎覆盖了市场上所有的7个nm的生意。
然而，由于玩家数量减少，先进的技术不会停滞不前。根据三星的早期公告GAA从晶体管最近的状态来看，它的潜力是3nm在节点处，与台积电竞争。除了声音外，台积电还将使用EUV除了光刻，没有新的杀手锏。nm在节点，新的晶体管会改变现有OEM的市场地位吗？晶体管的前景值得期待。
想学单片机的朋友 ，做毕业设计的同学，关注我们，回复一哥，和导师一起学习成长，一起进步，收到更多信息。
说了这么多，记得关注下面第一条评论(或私信我)有干货~
-END-
*本文为网络转载，版权归原作者所有。如有侵权，请联系删除