转载自：http://www.cnblogs.com/pengdonglin137/p/4197991.html
一．TTL
TTL晶体管-晶体管逻辑门是集成电路的主要类型(transistor-transistor logic
gate)，TTL大多数使用5V电源。
1.输出高电平Uoh低电平输出Uol
Uoh≥2.4V,Uol≤0.4V
2.输入高电平和低电平
Uih≥2.0V，Uil≤0.8V
二．CMOS
CMOS电路是电压控制装置，输入电阻大，对干扰信号非常敏感，因此不使用的输入端不应开路，接地或电源。CMOS电路的优点是噪声容量宽，静态功耗小。
1.输出高电平Uoh和输出低电平Uol
Uoh≈VCC，Uol≈GND
2.输入高电平Uoh低电平输入Uol
Uih≥0.7VCC,Uil≤0.2VCC
(VCC电源电压，GND为地)
从以上可以看出：
在同样5V电源电压情况下，COMS电路可直接驱动TTL，因为CMOS输出高电平大于2.0V,低输出电平小于0.8V；而TTL电路不能直接
驱动CMOS电路，TTL输出高电平大于2.4V，如果落在2.4V～3.5V之间，则CMOS电路无法检测到高电平，低电平小于0.4V满足要
求，所以在TTL电路驱动COMS电路时需要增加拉电阻。如有不同的电压电源，也可以通过上述方法来判断。
若电路中出现3.3V的COMS电路去驱动5V
CMOS电路的情况，如3.3V单片机驱动74HC,有几种方法可以解决这种情况。最简单的方法是直接解决74HC换成74HCT(74系列输入输出如下
有介绍)芯片，因为3.3V CMOS
可直接驱动5V的TTL电路；或加电压转换芯片；还有单片机I/O开口设置为开口，然后将拉电阻加到5V，在这种情况下，必须根据实际情况调整电阻
小，以确保信号的上升时间。
3.74系列简介
74系列可以说是我们平时接触最多的芯片。74系列有很多种，我们平时使用最多的应该是以下几种:74LS，74HC，74HCT这三个系列在电平方面的区别如下:
输入电平 输出电平
74LS TTL电平
TTL电平
74HC COMS电平
COMS电平
74HCT TTL电平
COMS电平
TTL和CMOS电平
1、TTL电平(什么是TTL电平)：
输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平为3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
2、CMOS电平：
1逻辑电平电压接近电源电压，0逻辑电平接近0V。而且噪声容限很宽。
三、电平转换电路：
因为TTL和COMS高低电平的值不同(ttl
5vcmos
3.3v)，因此，当相互连接时，需要电平转换：即使用两个电阻对电平进行分压，没有深度。
4、OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须拉动外部电阻和电源，以开关电平为高低电平。否则，它通常只作为开关的大电压和大电流负载，因此也被称为驱动门电路。
5、TTL和COMS电路比较：
1)TTL电路是电流控制器，CMOS电路是电压控制器。
2)TTL电路速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关。
3)COMS电路锁定效应：
COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS内部电流可达40mA芯片很容易烧坏。
防御措施：
1)在输入端和输出端加钳位电路，使输入输出不超过规定电压。
2)芯片电源输入端增加去耦电路，防止VDD瞬时高压出现在端部。
3)在VDD在外部电源之间增加限流电阻，即使有大电流也不允许进入。
4)当系统由多个电源单独供电时，开关应按以下顺序打开：COMS路得电
源，然后打开输入信号和负载电源；关闭时，先关闭输入信号和负载电源，再关闭COMS电路电源。
6、COMS使用电路的注意事项
1)COMS电路时，电压控制器具有较大的输入总阻力和较强的捕捉干扰信号的能力。因此，不要悬挂管脚，连接拉电阻或下拉电阻，给它一个恒定的电平。
2)输入端连接低内阻信号源时，输入端与信号源之间应串联限流电阻，使输入电流限制在1mA之内。
3)连接长信号传输线时，COMS电路端接匹配电阻。
4)输入端接大电容时，应间接保护输入端和电容器的电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
5)COMS输入电流超过1mA，有可能烧坏COMS。
7、TTL输入端负载特性（输入端带电阻特殊处理）：
1)悬挂时相当于输入端的高电平。因为此时可以看作是输入端的无限电阻。
2)在门电路输入端串联100K输入低电平后，输入端显示高电平而不是低电平。TTL门电路的输入端负载特性可以看出，只有在输入端连接
联电阻小于910欧元
当它输入的低电平信号可以被门电路识别时，无论串联电阻有多大，输入端总是呈现高电平。必须注意这一点。COMS不需要考虑门电路。
8、TTL电路有集电极开路OC门，MOS管道也有与集电极对应的漏极开路
OD门，其输出称为泄漏输出。OC门在截止日期有泄漏电流输出，即泄漏电流。为什么会有泄漏电流？这是因为当三极管截止时，其基极电流约为0，但
不是真的0，三极管集电极的电流也不是真的 0，但约0。这是漏电流。
开漏输出：OC门的输出是开漏输出；OD门的输出也是泄漏输出。它能吸收大量的电流，但不能向外输出。因此，为了输入和输出电流，它应该与电源和上拉电阻一起使用。OD门通常用作输出缓冲/驱动器、电平转换器，以满足吸收大负载电流的需要。
9.图腾柱和开漏电路有什么区别？
TTL在集成电路中，连接拉三极管的输出称为图腾柱输出，没有的称为OC门。因为TTL是三级关，图腾柱是两个三级管推拉相连。所以推拉是图腾。一般图腾输出，高电平400UA，低电平8MA
CMOS 无需设备的输入端必须连接到高电平或低电平， 这是因为
CMOS 是高输入阻抗器件, 理想状态下没有输入电流. 若无需输入引脚悬空， 干扰信号很容易感知， 影响芯片的逻辑运行，
甚至静电积累永久击穿输入端， 芯片失效.
另外, 只有 4000 系列的 CMOS
该设备可在15伏电源下工作， 74HC, 74HCT 等等只能工作 5伏电源下, 现在有工作了 3伏和 2.5伏电源下的
CMOS 逻辑电路芯片.
CMOS电平和TTL电平:
CMOS逻辑电平范围比较大，范围在3～15V，比如4000系列当5V供电时，输出为4.6以上为高电平，0输出.05V以下是低电平。输入为3.5V以上为高电平，输入为1.5V以下是低电平。
而对于TTL芯片的供电范围为0~5V，常见都是5V，如74系列5V供电，输出2.7V以上为高电平，输出在
0.5V以下为低电平，输入为2V以上为高电平，0.8V以下是低电平。CMOS电路与
TTL电路有一个电平转换问题，可以匹配两个电平域值。
一些关于逻辑电平的概念
：
要理解逻辑电平的内容，首先要了解以下概念的含义：
输入高电平(Vih)：当输入电平高于高电平时，保证逻辑门的输入为最小输入电平Vih输入电平为高电平。
输入低电平(Vil)：当输入电平低于低电平时，保证逻辑门的输入是允许的最大输入低电平Vil输入电平为低电平。
输出高电平(Voh)：确保逻辑门的输出是高电平时输出电平的最小值，逻辑门的输出必须大于此Voh。
输出低电平(Vol)：确保逻辑门的输出是低电平时输出电平的最大值，低电平时逻辑门的输出必须小于此Vol。
阀值电平(Vt)：数字电路芯片有一个阈值电平，即当电路刚刚勉强翻转时。它是一个界限Vil、Vih对于之间的电压值CMOS电路
阈值电平基本上是电源电压值的一半，但为了确保稳定的输电 必须输入高电平>
Vih，输入低电平
对于一般逻辑电平，上述参数的关系如下：
Voh > Vih > Vt > Vil
> Vol
Ioh：逻辑门输出为高电平时的负载电流(拉电流)。
Iol：逻辑门输出为低电平时的负载电流(为灌电流)。
ih：逻辑门输入为高电平时的电流(为灌电流)。
Iil：逻辑门输入为低电平时的电流(为拉电流)。
门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路(OC)、
漏极开路(OD)、发射极开路(OE)，使用时应审查是否接上拉电阻(OC、OD门)或下拉电阻(OE门)，以及电阻阻值是否合适。对于集电极开路
(OC)门，其上拉电阻阻值RL应满足下面条件：
(1)：RL <
(VCC－Voh)/(n*Ioh＋m*Iih)
(2)：RL >
(VCC－Vol)/(Iol＋m*Iil)
其中n：线与的开路门数；m：被驱动的输入端数。
10：常用的逻辑电平
逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列(5V
TTL和5V
CMOS)、3.3V系列，2.5V系列和1.8V系列。
5V TTL和5V
CMOS逻辑电平是通用的逻辑电平。
3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
低电压的逻辑电平还有2.5V和1.8V两种。
ECL/PECL和LVDS是差分输入输出。
RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。
++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
OC门，又称集电极开路(漏极开路)与非门门电路，Open
Collector(Open Drain)。
为什么引入OC门？
实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据(状态电平)用同一条导线输送出去。因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。
OC门主要用于3个方面：
实现与或非逻辑，用做电平转换，用做驱动器。由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输
出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够
小。
线与逻辑，即两个输出端(包括两个以上)直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般
TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流(灌电流)，而烧坏器件。在硬件上，可用OC门或三态门(ST
门)来实现。
用OC门实现线与，应同时在输出端口应加一个上拉电阻。
三态门(ST门)主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号(EN)中只允许有一个为有效电平(如高
电平)，由于三态门的输出是推拉式的低阻输出，且不需接上拉(负载)电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。
++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
什么是OC、OD？
集电极开路门(集电极开路 OC 或漏极开路
OD)
Open-Drain是漏极开路输出的意思，相当于集电极开路(Open-Collector)输出，即TTL中的集电极开路(OC)输出。一般用于线或、线与，也有的用于电流驱动。
Open-Drain是对MOS管而言，Open-Collector是对双极型管而言，在用法上没啥区别。
开漏形式的电路有以下几个特点：
a. 利用外部电路的驱动能力，减少IC内部的驱动。
或驱动比芯片电源电压高的负载.
b.可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线
判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度
慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。
c.
可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。
d.
开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。
正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换和线与。
由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。
线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。(而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。)
OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。