文章大纲
-
IC设计
IC制造
IC封测
-
后摩尔定律时代
总结
IC封装就是把Foundry生产的芯片裸片（die）封闭在一个封闭的空间中，受外部环境、杂质和物理力的影响，同时引出相应的引脚，最使用。IC试验是利用各种方法检测制造过程中物理缺陷引起的不合格芯片样品，主要分为两个阶段：一是进入包装前的晶圆试验；二是包装后IC成品测试。
半导体密封试验的主要过程包括薄膜、研磨、去膜、切割、晶圆试验、芯片粘贴、烘焙、键合、试验、薄膜、电镀、引脚切割、成型、成品试验等。包装的核心是如何使芯片I/O接口电极连接到整个系统PCB在板上，键合是将芯片上的焊接点连接到包装外壳的焊接点的关键环节，外壳上的焊接点和PCB内导线连接，然后与其他部件建立电气连接。
集成电路封测属于IC产业链下游产业通常集成包装和测试，即包装后直接进行产品测试。随着人们对集成电路质量的关注，一些测试行业逐渐独立于封闭测试行业，成为不可或缺的子行业。
Gartner数据显示，OSAT模 公式一直在增长，2013年以后OSAT产业规模的模式超过了IDM模式，2018年OSAT和IDM随着半导体行业垂直分工的趋势，模型市场占54%和46%，OSAT该模式将成为封测行业的主导模式。
随着集成电路芯片的发展，集成电路包装技术的发展正在发展。一般来说，一代芯片需要一代包装。包装的发展历史也是芯片性能和系统小型化的历史。随着集成电路设备尺寸的缩小和运行速度的提高，对集成电路也提出了新的要求。
回顾包装行业的发展历程，我们遵循包装技术进程 以2000年为节点，将包装行业分为传统包装阶段和先进包装阶段。
传统封装：
传统包装技术的发展可分为三个阶段。其特点可总结如下：To-DIPLCC-QFP-BGA-CSP；引脚形状:长引线直插-短引线或无引线贴装-球形凸点焊接；装配方式:通孔封装-表面安装-直接安装；键合方式:引线连接-焊锡球连接。
其特点是安装插孔PCB上，引脚数小于 64.节距固定，最大安装密度为10引脚/cm2.金属圆形包装（TO）直插双列包装（DIP）为代表；
引线代替针脚，引线为翼形或丁形，两侧或四侧引出，节距1.27-0.44mm，适用于3-300条引线，安装密度10-50引脚/cm2.小外观封装（SOP）平装四边引脚（QFP）为代表；
包装焊球阵列（BGA）包装芯片尺寸（CSP）以焊球代替引脚为代表，芯片与系统之间的连接距离大大缩短。在模式演变中，多芯片组件（MCM）以高密度多层互联网基板上多芯片的表面贴装技术为代表，组装成多种电子组件和子系统。
自20世纪90年代中期以来，由于系统产品的多功能需求，CSP集成电路封测行业进入三维叠层封装(3)D）时代。具体特点如下:(1)包装元件概念演变为包装系统；(2)单芯片向多芯片发展；(3)平面包装；（MCM）立体封装(3)D）发展(4)倒装连接TSV 硅通孔连接成为主要的键合方式。具体先进封装包括倒装、晶圆级封装和POP/Sip/TSV等立体封装技术的特点如下：
MCM技术集成多个集成电路芯片，实现包装产品的面积集成，使芯片集成垂直集成为3D封装技术的主要作用。3D包装可以通过两种方式实现：包装中的裸片堆叠和包装堆叠。封装堆叠可分为封装堆叠和封装堆叠。3D倒装、晶圆级封装将综合用于封装POP/Sip/TSV等立体封装技术的发展分为三个阶段：第一阶段采用导线和倒装芯片键合技术堆叠芯片；第二阶段采用封装堆叠（POP）；第三阶段采用硅通孔技术实现芯片堆叠。
不是特定的包装类型，而是管芯与包装载体的电路互联技术，是引线键合技术（Wire Bond，WB）与载带自动键合技术（Tape Automated Bonding，TAB）更先进的连接技术发展后。WB与TAB芯片焊盘限制在芯片周围，FC裸芯片面朝下，整个芯片面积与基板直接连接，节省了互联引线，具有更好的电气性能。
倒装技术和SMT和BGA结合产品是一种改进和改进CSP。圆片级包装和传统包装方式(先切割后密封测试，包装后至少面积>原芯片面积20%)差别很大，WLP该技术首先在整个晶圆上包装和测试许多芯片，最后切割成单个装置，并直接安装在基板或PCB因此，包装后的体积等于芯片的原尺寸，生产成本低。WLP又称标准WLP（fanin WLP），然后进化成扩散式WLP（fan-out WLP），基于晶圆重构技术，将芯片重新布置在人工晶圆上，然后按照标准进行WLP包装工艺蕾丝步骤。
属于包装外包装，是指垂直排列的逻辑和存储元件的集成电路包装形式，采用两个或两个以上BGA堆叠，一般强抗下逻辑操作位于底部，存储元件位于上部，两个包装用焊球组合，主要用于先进的移动通信平台，用于制造先进的便携式设备和智能手机。
它也是一种电路互联技术，通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间的互连。与以前相比IC不同于使用凸点的叠加技术，TSV芯片在三维方向堆叠密度最大，形状尺寸最小，芯片速度和低功耗性能大大提高。TSV是2.5D和3D关键的封装技术。
是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。与系统级芯片（System On a Chip，SoC）相应的。不同的是，系统级包装采用不同芯片并排或叠加的包装方式， SOC是高度集成的芯片产品。
总的来说，包装技术经历了传统包装（DIP、SOP、QFP、PGA等)先进封装（BGA、CSP、FC、WLP、TSV、3D堆叠、SIP等）演进。目前，全球集成电路主流封装技术是第三代封装技术，即BGA(球栅阵列包装)CSP(芯片级包装)，FC(倒装芯片)。倒装芯片封装技术被认为是促进低成本、高密度便携式电子设备制造的必要工艺，已广泛应用于消费电子领域。第四代包装技术，WLP(晶圆级封装)，TSV(硅通孔技术)，SIP(系统级封装)等仍在小规模推广中，在技术升级下也将成为未来封装方式的主流。
全球IC封测行业规模保持个位数增长趋势(除2014年激增导致2015年数据略有下降外)，2017年全球封测行业收入533亿美元，占半导体行业总收入的13%，2018年全球封测行业收入预计560亿美元，保持4.5%的增速。据前25家封测厂商所在地区统计，中国台湾省占封测行业销量的一半，其次是中国大陆和美国，分别以21%和15%的份额排名第二和第三，而马来西亚、韩国、新加坡和日本分别占4%、3%、2%和2%。从市场比例来看，
现在摩尔定律逐渐结束，IC成本上升促使行业依赖IC包装扩大了超越摩尔时代的利润。因此，由于对更高集成度的广泛需求，以及下游5G、促进消费、存储和计算、物联网、人工智能和高性能计算的总体趋势，先进的包装将成为推广IC封装产业主推动力。根据Yole数据，2018年先进封装与传统封装占比分别为42.1%和57.9%，同时预测，截止2024年行业整体复合增长率为5%，其中，先进封装占比将达到49.7%，符合增长率达8.2%，占据行业整体份额的一半；传统封装则保持2.4%的复合增长率，份额逐步缩小。
从先进封装技术平台细分来看，倒转技术应用最广，占据75%左右的市场份额，其次为Fan-in WLP和Fan-out WLP。从未来发展速度来看，Yole预测2018-2024年，2D/3D TSV技术、嵌入式封装技术Embedded Die（使用复合基板）、Fan-out WLP因未来广阔的市场空间而增速较快，分别将保持26%、49%、26%的复合增长率。其中Fan-out将主要用于移动互联、网络、汽车领域；2D/3D TSV技术将主要应用于人工智能（AI）/机器学习（ML）、高性能计算（HPC）、数据中心、图像传感器、微机电领域；Embedded Die技术则主要应用于汽车和医疗领域。
受益于下游消费电子产业的崛起以及半导体产业转移趋势，中国IC封测行业快速发展，自2015年以来，保持两位数增长趋势，远高于全球增速水平。据前瞻产业研究院发布的统计数据显示，2018年我国集成电路封装测试行业市场规模突破2000亿元，达到了2193.9亿元，同比增长16.1%。
虽然近年来国内领先企业在先进封装领域取得较大突破，先进封装的产业化能力基本形成，但在高密度集成等先进封装方面中国封装企业与国际先进水平仍有一定差距。目前我国IC封装市场中，还是DIP、QFP、QFN/DFN等传统封装技术占主体，据集邦咨询顾问统计，2018年中国先进封装营收约为526亿元，占中国IC封测总营收的25%，远低于全球42.1%的比例。国内先进封装的市场份额也仅占全球10%左右的市场份额。Yole数据显示，中国封测企业2018年在先进封装领域加速提高产能，增长率高达16%，是全球的2倍，其中长电科技在收购星科金鹏之后，其先进封装产品出货量全球占比7.8%（2017年），排名第三，仅次于英特尔和矽品。
国内封装企业以长电科技与通富微电为代表，2018年市场规模分别为233.36亿元和71.64，分别占国内市场份额的11%和3%。封装行业技术门槛低，需要通过不断加大投资来提高边际产出，因此行业公司往往追求产量规模的扩大。我国封测企业的快步发展有赖于开启对海内外的并购，不断扩大公司规模。如长电科技联合产业基金、芯电半导体收购新加坡封测厂星科金朋，华天科技收购美国FCI，通富微电联合大基金收购AMD苏州和槟城封测厂，晶方科技则购入英飞凌智瑞达部分资产。
摩尔定律是由Gordon Moore在1965年提出的集成电路特征尺寸随时间按照指数规律缩小的法则，具体可归纳为：集成电路芯片上所集成的电路数目，每隔18个月就翻一番。在半导体行业发展的前50年，真实晶体管的密度发展规律基本遵循摩尔定律，人类社会飞速进入信息时代，同时在半导体工业界也诞生了一大批巨无霸企业，比如Intel和Qualcomm等等，摩尔定律成为指导半导体行业的发展蓝图。当前半导体制程已拓展至7nm，特征尺寸越来越接近宏观物理和量子物理的边界，导致高级工艺制程的研发越来越困难，研发成本也越来越高，摩尔定律逐渐到达极限。
2010年国际半导体技术发展路线图（ITRS）将晶体管密度预计修订为：到2013年低，每个集成电路上集成的晶体管数目增速将会放缓，变为每三年翻一番。此外，在摩尔定律面临来自物理极限、经济限制等多重压力的现实下，集成电路技术潮流分化为延伸摩尔（More Moore）、超越摩尔（More than Moore）和超越CMOS（Beyond CMOS）三个主要方向，系统集成、系统封装以及新材料新技术成为行业技术突破方向。
继续以等比缩小CMOS器件的工艺特征尺寸，集成各种存储器、微处理器、数字信号处理器和逻辑电路等，以信息处理数字电路为主发展系统芯片SoC技术。目前台积电、三星技术节点已达到7nm，并在继续部署5nm、3nm。当前延伸摩尔依旧是行业技术发展的主推动力。
以系统级封装SiP实现数字和非数字功能、硅和非硅材料和器件、CMOS和非CMOS电路等光电、MEMS、生物芯片等集成在一个封装内，完成子系统或系统。
探索新原理、新材料和器件与电路的新结构，向着纳米、亚纳米及多功能器件方向发展，发明和简化新的信息处理技术，以取代面料极限的CMOS器件。
对中国半导体行业的管制和封锁是中美贸易摩擦冲突主要表现。我们对比中兴和华为事件结果来看，在中兴事件中，因为没有自主可控的技术储备，中兴最终以缴纳10亿美元罚款，撤换董事会及高层管理人员和安排美方人员监督告终；而在华为事件中，由于华为有自主研发芯片、掌握5G核心技术、注重维护产业生态链而赢得与美国的搏击机会。由此我们可以看出，随着中国半导体行业的发展，面对高端技术竞争日益激烈，只有发展高端技术，实现芯片自主可控，才是中国半导体行业的唯一出路。
以华为为例，2018年核心供应商共有92家，其中大陆厂商22家，台湾厂商10家，而国外厂商60家，其中33家来自美国，11家来自日本。受制于美国将华为与70家关联企业列入实体名单影响，使得华为转而注重国内市场的开发和产业生态的保护，从国内产业发展角度来看，国产化替代成为我国半导体产业发展契机。
我们通过回溯行业发展周期及产业链技术趋势，深入剖析当前半导体行业发展局势，聚焦半导体产业投资机遇。系统集成（SoC）、系统级封装（SiP）以及新材料新技术有望成为半导体产业技术突破关键。
参考资料来自：驭势资本研究所
汇总篇 | FPGA零基础学习系列
学员追访| 只要方向对了，我们只管努力就可以了
常用的雷达信号：基于DDS的线性调频信号的产生
FPGA | 竞争冒险和毛刺问题
今日说“法”：FPGA的三种配置方式
系统性学习 | FPGA就业班3月2日正式开课！