半导体工程的发展，一切都是为了制作尺寸较小、性能稳定的晶体管。
芯片生产中逻辑电路中使用的晶体管主要是CMOS，那BJT、PMOS、NMOS、COMS到底是什么关系？为什么最后？COMS应用于逻辑电路？本文通过介绍晶体管制造工艺的发展历史来解决上述问题。
Fig1.晶体管工艺发展示意图
(俗称三极管)
1951年，贝尔实验室生产了第一根锗双极晶体管，1956年，德州仪器生产了第一根硅双极晶体管。作为当时性能优异的可控开关，它开启了微电子时代。
优点：高响应速度，高跨导(输入电压对应输出电流变化较大)、低噪低，模拟精度高，电流驱动能力强；
缺点：集成度低(纵向深度不能随横向尺寸缩小)，功耗高；
???
(PNP晶体管的场效应)
随着半导体技术的发展，随着半导体技术的发展而诞生，电场驱动控制开关大大降低了功耗。
优点：功耗低(场效应驱动)、与双极集成度相比，有所提高；
缺点：速度慢(空穴载流子)、使用金属栅(铝铜合金)由于熔点低，不能参与退火工艺，需要单独光刻，存在套刻不齐问题；
???
(NPN晶体管的场效应)
PMOS空穴载流子限制了开关速度，只能应用于计算器、游戏机等对速度要求较低的产品，NMOS以电子为载流子，快速发展NMOS工艺，提高开关响应速度。
优点：速度快(约2.5倍PMOS速度)；
缺点：高功耗散热问题(多晶硅网技术使NMOS集成度的提高和严重的发热问题限制了集成度的提高)；
???
(推广关键技术)
多晶硅通过重掺杂形成导体MOS管的栅极。
优点：耐高温退火(熔点1410℃)、与硅工艺兼容，可作为离子注入遮蔽层，解决套刻不均匀问题，进一步提高集成度；
缺点：电导率低于金属(改进工艺也在后续发展，生成金属硅化物)；
???
(补充金属氧化物半导体)
PMOS和NMOS互补对称连接，逻辑运算时两管子同一时间只开一个，使源漏极无电流，降低功耗。
优点：功耗低，集成度高(STI/LOCOS工艺可进一步提高集成度)；
缺点：闩锁效应(MOS管间采用PN结反偏作为隔离，受干扰容易形成增强电路烧毁电路)；
???
(推广关键技术)
LOCOS(Local Oxidation of Silicon)硅局部氧化工艺，STI(Shallow Trench Isolation)浅沟槽隔离工艺，MOS采用绝缘材料隔离管道，提高锁锁效果。
优点：使CMOS推广应用工艺、进一步提高集成度；
——————————————————————————————————————————
到目前为止，半导体的关键过程已经突破了许多限制，可以定义为
集合BJT(双极性器件)和CMOS使用内部核心逻辑CMOS使用输入、输出、驱动和缓冲器BJT双极装置，发挥各自的优势。
优点：逻辑电路集成功耗高低，对外电路高速&强电流驱动能力；
缺点：成本高；主要应用：RF电路、LED控制驱动、IGBT控制驱动等；
???
集合BJT、CMOS、DMOS，逻辑电路用CMOS装置，负载驱动BJT高压大电流驱动器件DMOS器件。
优点：高压、高功率、高密度(发展方向)；缺点：成本高；
???
为传统COMS在高压驱动无大功率要求的情况下，将工艺延伸到高压，CMOS与DDDMOS/FDMOS结合。
优点：中高压，尺寸小，集成度高；主要应用：AC/DC转换电路、DC/DC转换电路、LCD/LED驱动芯片等；
——————————————————————————————————————————
MOS器件持续缩小，集成度不断提高，面临的主要挑战是(短沟效应、热载流子注射效应、亚阈值泄漏、量子隧穿)。
解决漏电问题需要提高对载流子的控制能力。对应开发一系列技术先进，如：LDD离子注入、RSD、应变硅、HKMG、MOSFET→PD-SOI/FD-SOI/FinFET/SOI FinFET
① 铝栅→硅栅：解决了套刻不均匀的问题。设备尺寸，多晶硅电阻，开发Polyside工艺，即多晶硅和金属硅(WSi2/CoSi二、双层材料，降低电阻/接触电阻；
② LDD离子注入技术：成百倍的沟通缩小(＞550倍)，工作电压只缩小5倍(5V→1V)，横向电场增强产生热载流子注入效应，通过LDD在沟道上层注入轻掺杂离子，缓冲热载流子能量，改善热载流子注入效应；
③ Salicide工艺技术：特征尺寸不断缩小，短沟道效应明显，改善短沟道降低源漏极结深，导致有源区电阻增大，利用硅与金属反应生成金属硅化物降低电阻/接触电阻，金属与SiO2不反应，可自对准，因此进行Salicide工艺就不需要PolySide工艺了；
④ 沟道离子注入和晕环/口袋离子注入工艺：特征尺寸缩小，源漏极之间耗尽区靠近，短沟道效应引起亚阈值漏电流，降低亚阈值漏电流，沟道离子注入和晕环/口袋离子注入增加沟道离子浓度，降低源漏极耗尽区宽度，改善漏电流；
⑤ 应变硅和RSD工艺：改善亚阈值漏电流向沟道区离子注入提高浓度，增大了库伦散射(浓度高碰撞概率增加)，降低MOS响应速度。为改善MOS性能，提高载流子迁移率，在源漏区外延生长应变硅，使沟道发生应变，提高载流子迁移率；源漏极结深减小，厚度不满足Salicide要求，需RSD技术增加源漏极厚度，RSD技术通过外延生长，在源漏极嵌入应变材料+增加源漏极厚度；
⑥ HKMG工艺技术：特征尺寸不断减小，为改善短沟道效应，沟道掺杂浓度不断提高，为调节阈值电压，栅氧化层(SiON)厚度不断减薄，2nm以下发生量子隧穿，产生栅极漏电流，开发新材料HfO2，K介电常数为25(SiON为4-7)，在相同等效氧化层厚度条件下，HfO2厚度使SiON的3倍；但HK材质与多晶硅不兼容，目前采用金属栅代替硅栅使用HKMG技术；(金属栅套刻不齐问题随着光刻机等工艺精度的提升已不是问题)；
⑦ UTB-SOI和FinFET工艺：特征尺寸缩小到22nm以下，提高沟道掺杂浓度、降低源漏极结深已不能很好的改善短沟道效应。SOI(Silicon on Insulator)超薄绝缘层上硅技术，在PD-SOI基础上提出UTB-SOI(也就是FD-SOI)技术，沟道厚度只有5nm左右，栅极可有效控制沟道，抑制短沟道效应；1989年提出三维晶体管，FinFET鳍型场效应晶体管，栅极三面包围沟道区，提高栅极对沟道的控制力，降低漏电流抑制短沟道效应；(FinFET晶体管栅介质采用HK材料，栅极采用金属栅)；
2022/6/21 11:00 学习总结