0.18/0.13um的逻辑相关step function 讲解
ZEROOXIDE 它的作用是什么？ 一是后序ZERO PHOTO时做PR隔离，预防PR直接与Si接触，造成污染。 PR有机物很难清洗。 第二，WAFTER MARK用激光打，在Si表面引起的熔渣会落在表面OXIDE上，不 会损坏衬底。 三是通过高温过程改变Si表面清洁度。
ZEROPHOTO目的是什么？WAFTER MARK有光吗？ ZERO PHOTO是为了在Si精确对准的图形上刻，ASML stepper system requiresa zero mark for global alignment purpose。WAFTER MARK不用光，用LASER刻出WAFTER的刻号。
STI PAD OXIDE 它的作用是什么？厚度会有什么影响？如何生长？ NITRIDE应力很大，直接积累到SI上会在SI表面造成位错，需要一层OXIDE 作为缓冲层，也作为缓冲层NITRIDEETCH时的STOP LAYER。如果太薄，就撑不住了NITRIDE,衬底损坏，如果太厚，后续生长线氧容易形成鸟嘴。PAD OXIDE湿氧生长。
STI NITRIDE它的作用是什么？为什么要准确其厚度？ NITRIDE是作为STI CMP的STOP LAYER。NITRIDE一方面，应准确控制厚度PADOXIDE,SiON,ARC厚度匹配，控制良好exposure折射率为1625A时的CD control另一方面和BIRD’S BEAK与形成有关。如果NITRIDE太厚，BIRD’S BEAK但引入会减少Si缺陷增加；如果加厚PAD OXIDE，但是BIRD’S BEAK会增加。
在STI ETCH中SION它的作用是什么？.18um SRAM FLOW 中SION厚度有几个？ STI ETCH之前DEP了一层SION,目的是减少NITRIDE反射率，作为ARC。在 整个0.18um SRAMFLOW 中SION3:320A,400A,600A。
在STI HDP前LINER-OXIDE它的作用是什么？ LINER OXIDE它是通过热氧化生长的。一方面，在STI ETCH后对SI会造成伤害，生 长一层LINER OXIDE通道边缘可以修复Si表面的DAMAGE；在HDP修复尖角，同时减少接触面HDP DEPOXIDE是用PLASMA,LINER OXIDE也作为HDP缓冲层。 7：HDP DEP原理？ A：在CVD同时，使用高密度PLASMA轰击，防止CVD填充时，洞口过早封闭，造成空洞，因为有PLASMA轰击，所以HDP后要有RTA的步骤。 8：为什么HDP DEP后要有RTA？ A：因为HDP高能高密度PLASMA所以会有轰击DAMAGE产生，要用RTA来消除。 9：为什么在STICMP前要进行AR PHO 和ETCH BACK？ A：AR PHO 就是用AA PHO 的反版在HDP CVD 生长的OXIDE 在上面形成图形，首先使用DRY去掉大块的方法OXIDE，使CMP时能 将OXIDE完全去掉 10：在STI CMP后OXIDE的表面要比NITRIDE 的低？ A：NITRIDE硬度大，相对而言OX因此，研磨速率较高STICMP 会有一定量的Dishing. 11：为什么在CMP后进行CLN？用什么药剂？ A：CMP它是由化学机械制成的PARTICLE很多，所以要CLN。 用药如下： SPM HF： H2SO4：H2O2 去除有机物 HPM： HCL：H2O2：H2O 去除金属离子 APM： NH4OH HF 去除自然氧化层 12：SAC OX 功能？为什么要去除？PAD OX后才长SAC OX ，而不直接用PAD OX？ A：因为通过上述一系列PROCESS，SILICON的SURFACE会有很多DAMAGE，PAD OX 损伤也很严重，需要去除PAD OX后生长一层OXIDE来消除这些DAMAGE，同时SAC OX也避免PR与SI直接接触表面，造成污染。也是下一步IMP作阻挡层，防止离子IMP穿隧效应时有发生。 13、APM，SPM，HPM除杂质外的主要成分；HF的作用。 APM NH4OH:H2O2:H2O=1:1:5 SC1 主要去除微粒，可去除部分金属离子。 HPM HCL:H2O2:H2O=1:1:6 SC2 主要作用是去除金属离子。 SPM H2SO4:H2O2=4:1 主要作用是去除有机物(主要是残留光刻胶)。 HF主要作用是去除OX。 14、WELL IMP需要注入几次，每次IMP位置大致如何？ 0.18UM制程中WELL IMP有三次： WELL IMP注入位置最深，用于调整井的浓度，防止Latch-up效应。 CHANNEL IMP位置浅，增加LDD之下部位的WELL浓度使设备工作时的耗尽层变窄，防止设备工作PUNCH THROUGH。 VT注入，靠近设备表面，调整设备的开启电压。 15、什么是PUNCH THROUGH，消除它的方法有哪些？ PUNCH THROUGH是指器件的S、D因耗尽区相连而发生的穿通现象。S、D对于SUB有自己的耗尽区。当设备尺寸较小时，只要满足衬底的偏压条件，就可能发生PUNCH THROUGH效应。这样，不论GATE开不开都会有PUNCH THROUGH产生的电流通过S、D。在工艺中，采用POCKET和CHANNEL IMP容易增加PUNCH THROUGH位置的SUB浓度降低了设备工作时产生的耗尽层宽度，以避免PUNCH THROUGH效果。 为什么要这样做？DUAL GATE OX，该OX制程如何？GATE OX ETCH方式怎样？ 在这个过程中，设计了两种方法来满足不同的开启电压要求GATE OX。工作电压为3.3V(外围)需求GATE OX的较之 1.8V为厚。 SAC OXIDE REMOVE GATE1 OX 生长50AOX DUAL GATE OXIDE PHOTO GATE OXIDE ETCH/CRS 将1.8V器件处的GOX去掉 GATE2 OX POLY DEPOSITION 在DUAL GATE OXIDE PHOTO之后的ETCH要去除1.8V的GATE OX然后两边(3.3V、1.8V）同时生长OX，形成70A、32A的DUAL GATE结构。 17、为什么用UNDOPE的多晶? 掺杂POLY(一般指N型)在CMOS工艺中会对PMOS的VT而且影响很大UNDOPE后面可以混合S、D的IMP易于控制。 18 解释HOT CARRIER EFFECT，说明LDD的作用。 当MOSFET当通道长度缩小时，如果工作电压没有适当缩小，通道中的电场会增加，电极附近最大，使电子在该区域获得足够的能量，产生电子空穴对。这些电子空穴通过氧化层形成门极电流，有些留在氧化层中影响开启电压。它还降低了表面的迁移率。 LDD水平电场强度降低，热载流子效应降低。 19．为什么PLH、NLH无pocket IMP？ 在0.18μm LOGIC DUAL GATE 制程中，GATE1是0.35μm，它的尺寸很宽，下面的沟也很宽，不会产生p-th因此，不需要现象pocketIMP调整。 20．Nitride spacer 特点？为什么要做这个结构？O-N结构会有什么影响？Nitride spacer是怎样Etch的？ 热氧化7000℃生长一层150左右的lining TEOS作为的ETCH NITRIDE 的 STOP LAYER，也作为Nitride减少缓冲层Nitride对Si的应力。然后再deposition一层SIN（300?左右)，这是主要的，但不能太厚，太厚会对下层造成影响Lining TEOS Structure造成损害，即Lining TEOS 无法支撑。 但是Spacer它还需要一定的厚度，所以在Nitride还要在上面Dep一层TEOS（1000?±这样就形成了100)O-N-O结构。 Spacer etch时先干刻到Lining TEOS停止停止，然后用湿刻刻刻蚀Lining TEOS，但并没有完全去掉，经过Oxide Striping后lining oxide 还有的50 ?作为SN ,SP±的IMP 的掩蔽层。 22.为何要将SP±的IMP RTA Annealing推至SAB Dep之后？ 主要防止Borron从Wafer表面溢出。 23.SAB的作用？ Salicide Block， 首先，不需要Salicide防止产生的地方Salicide,制造电阻。ESD不需要在保护电路上做Salicide.而且SAB 有防止S/D杂质从表面沉淀。 24.Salicide在两次退火过程中形成物质的特性？Salicide为什么在形成过程中要两次？RTA? TiN(200)作用。Salicide过厚或过薄有什么影响？ 第一次在500℃下退火，在S/D以及Poly上面形成Co2Si,这样，表面就会出现Si固定，防止其沿表面流动，形成Co2Si.Salicide电阻大，再经过一次RTA(850℃)后Co2Si→CoSi2.如果一次退火后电阻率下降，Poly和S/D中的Si会扩散到side wall从而在侧墙上形成CoSi二、这样会把Poly与D,S连接，造成短路。 由于Co在高温下容易结块，在Si&POLY表面覆盖不均匀，影响Salicide覆盖一层质量表面TiN将Co固定。 Salicide过薄，电阻高，在ETCH时O/E欧姆接触很容易刻穿。太厚可能会使整个过程。S,D都形成Salicide。
在POLY ETCH 后要进行POLYRe-Oxidation 的作用？ 修补ETCH 后对GOX 造成的damage.Poly ETCH 注意过程中的控制CD,并使用药物RECIPE 要对OX选择比足够大。 27．SABP-TEOS 的作用？ SABP-TEOSSub-AtmosphericBP TEOS 好处 good gap-filling and 平坦化, trap Na+, Lower Reflow Temperature , Reflow后降低wafer 表面的高度差,结构变得比较致密。 28．为什么在SABP-TEOS上要DEP 一层PETEOS.? The main purpose is for CMP,BPSG的研磨速率慢，BPSG的硬度过小在后一步的CMP时容易造成划伤，加上一层PETEOS减小划伤。 29．CONTACT GLUE LAYER 各层的生长方式及主要作用？ GLUE LAYER 层为Ti/TiN ,Ti使用IMP的方法生长，用来作为Dielectric-layer与W之间的 Glue layer Ti 的粘连性好，TiN作为阻挡层，防止上下层材料的交互扩散，而且Ti与WF6反应会发生爆炸 30 the functionof silicide annealing after contact glue layer dep? 使Ti转化为silicide 减小阻值，增加粘连性，并且修补损伤。 31．为什么要用W-PLUG? 在传统的溅射工艺中，铝的淀积容易出现阶梯覆盖不良的问题，因此不适合用于较高集成度 的VLSI的生产中。相对来说W的熔点高，而且相对其他高熔点金属导电性好，且用CVD法制作的W的阶梯覆盖能力强。 32．MATAL LAYER 的三明治结构如何？各层作用如何？金属电迁移的影响？减小方法？ 结构为Ti/TiN/AlCu/Ti/TiN 第一层Ti作为粘接层，TiN作为夹层防止上下层的材料交互扩散防止Al的电迁移第二层Ti根据实际工艺需要决定其存在与否，TiN除具有防止电迁移的作用外还作为VIA蚀刻的STOP LAYER。 Al在大电流密度下容易产生金属离子电迁移的现象，使某些铝条形成空洞甚至断开，而在铝层的另一些区域生长晶须，导致电极短路。减小方法在上下加上BARRIERLAYER,在Al中加入Cu. 33。IMD 与ILD 有什么不同，WHY? ILD的结构为SION/SABP-TEOS/PETEOS,IMD的结构为HDPTEOS/PETEOS SION 的作用为CONTACT ETCH 的STOP LAYER 在ILD 中不用HDPTEOS 是因为ILD 离器件的表面太近容易产生损伤。 34．在VIA GLUE LAYER 生长之前ETCH 130A 的作用？ 去掉底面金属表层的NATIVEOX. 35．METAL 6 AlCu DEPTH 为什么要变厚？ 因为上层的电流比较大，到了下面的金属层电流由于分流作用会减小。 36．PASSIVATION 中PE-SION和PE-SIN 的作用？ 由于SIN的应力较大，所以加一层PE-SION 作为PAD.SIN 作为钝化层，对H2O与Na的强烈阻挡作用，可实现SiO2无法掩蔽Al, Ga,In等杂质的扩散。 37．SN+/SP+ IMP 为什么要进行两次？ 两次注入的能量和剂量都不同，降低S/D与WELL之间浓度梯度，减小leakage. 38．LPCVD和PECVD的SiN的不同？ LPCVD 淀积的SiN有很大的应力不宜过厚，PECVDSIN 应力不会太大厚度可以做的大些PECVD NIT 的结构要疏松一些。 39、KV PHOTO 的作用是什么，其具体在FLOW的什么位置？ 答：KV PHOTO 的位置在形成STI后，去掉STI PAD OXIDE 后做KV PHOTO的。其目的是刻掉SCRUBE LANE(划片槽)上的沾污和不透光的物质，以便在后面作ALIGNMENT对准处理。If thealignment mark can be seen easily,this process will be remove. 40、GAIE OXIDE 是用什么方式生长的？为什么？ 答：GATE OXIDE是先用湿氧氧化，然后用DRY OXIDE的方式形成的。DRY OXIDE 生长的氧化物结构、质地、均匀性均比WET OXIDE好，但用WET OXIDE 形成的氧化物的TDDB比较长。TDDB即TIME DEPENDENT DIELECTRICBREAKDOWN，其是用于评估氧化物寿命的参数。 42、形成SALICIDE的工艺中，SELECTIVEETCH的作用是什么，刻掉的是 什么物质？用什么化学药品？ 答：在这里的SELECTIVE ETCH刻掉的是CO& TIN,以避免在其后的高温退火时造成短路。注意由于SAB对器件大小及性能没有影响，并没有被刻掉。这里ETCH所用的化学药品是M2，其成分是—H3PO4：HNO3：CH3COOH=70：2：12（75℃）。 43、在形成CONTUCT W PLUG 后作一步ALLOY处理，请问有什么作用？在形成PASSIVATIAN后的作ALLOY又是什么目的？ 答：第一次的ALLOY的条件是在450℃（90min）。其作用是修复在前道工艺中刻蚀等处理可能造成的损伤。由于形成CONTUCT时接近器件表面，要求比较高。第二次退火的作用相同。因为在后面的工艺距离器件表面比较远，所以在形成PASSIVATIAN后一步ALLOY即可。(450C,30min) 44、在形成W PLUG 的GLUELAYER时是用什么方法淀积TI？ 答：0.18的制程的VIA的DESIGNRULE 比较高，为了使TI与IMD接触良好，在淀积TI时，要求TI陡直地附在VIA侧壁及良好的底部覆盖。这里用离子化金属电浆（IMP）工艺淀积。其优点是可以获得较低且均匀分布的电阻值，同时在淀积较小的厚度下仍可达到所需的底部覆盖，从而减少淀积时间，提高产能率。 45、在HDP PASSIVATIAN PHOTO 前为何没有CMP步骤？ 答：若不作CMP 处理，PASSIVAON表面将不平整，在其后的PHOTO时，将影响PHOTO的对准。由于对BOND PAD 外接引线不要求很高，所以由PHOTO时的偏差在这里不予考虑。 48 何谓Loading Effect? Loading Effect 中文称为负载效应，就是当蚀刻的材料裸露在Plasma 中时，面积较大者的蚀刻速率比面积较小者的慢，也就是局部使刻速率不均匀。在CMP的过程中也会出现相同的情况。
何谓Latch-Up Effect? 闩锁 效应是指CMOS电路中寄生的固有可控硅被结构外界因素触发导通，在电源和地之间形成低阻通路现象，一旦电流流通，电源电压不降至临界值以下，导通就无法中止，引起器件的烧毁，构成CMOS电路的一个主要的可靠性问题。随着集成度的提高，尺寸缩小，掺杂浓度提高，寄生管的H(fe)变大，更易引起闩缩效应。 由于CMOS IC 结构形成了PNPN四层寄生可控硅（SCR）结构，也可视作PNP管和NPN管的串联，这种寄生的晶体 管的eb结都并有一个由相应衬底构成的的寄生电阻，因此触发闩锁效应的条件为： 1． 寄生npn(pnp)transister的共基极电流增益 α间有关系 αnRw/(Rw+γen)+αpRs/(Rs+γep)>=1 式中Rw ,Rs 分别为晶体管 eb结上并联的寄生电阻,γen,γep时相应发射极串联电阻。 2 。电源电压必须大于维持电压Uh，他所提供的电流必须大于维持电流Ih. 2． 触发电流在寄生电阻上的压降大于相应晶体管eb结上正向压降。 触发信号可以是外界噪声或电源电压波动；触发段可以是电路的任一端。下面以输出端的噪声触发为例来分析其触发的物理过程，其他端的情况类似。
标签： ic集成电路cd4081be ic集成电路cd4010be 硅npn晶体管silicon