模拟题数字电子技术 一选择题 1.下列选项中描述不正确的是(). A.引入滤波器电容器是消除竞争冒险的方法之一. B.引入选通脉冲不能消除竞争冒险. C.修改逻辑设计增加冗余是消除竞争冒险的常用方法. D.减少逻辑器件的数量不能消除竞争冒险.
2.下列选项中描述不正确的是(). A.任意两个不同的最小项之积值恒为0. B.RAM一旦停电，存储的内容不会丢失. C.在逻辑代数中常用的逻辑操作是与非、非、非、非或非异或等. D.半导体二极管最显著的单向导电特性.
3.如果使用四位双向移位寄存器，将产生10个顺序脉冲CT74LS194实现需()片. A.3 B.4 C.5 D.10
4.余3码10001000对应的2421码为(). A.1010101 B.10000101 C.10111011 D.11101011
5.8位移位寄存器串行输入()脉冲后8位数字全部移入寄存器. A.1 B.2 C.4 D.8
6.A BC=(). A.A B B.A C C.(A B)(A C) D.B C
7.EEPROM是指(). A.随机读写存储器 B.只读存储器一次编程 C.可擦可编程只读存储器 D.可编程只读存储器
8.以下说法是正确的() A.JK之间有约束 B.主从JK触发器的特性方程是CP上升沿有效. C.主从JK触发器无空翻 D.JK之间没有约束
9.要使JK时钟作用下触发器的次态与现态相反JK端取值应为(). A.JK=00 B.JK=01 C.JK=10 D.JK=11
10.n由位触发器组成的扭环计数器的无关状态数为(). A.2n-n B.2n-2n C.2n D.2n-1
11.N一个触发器可以构成一个可以存储()位二进制数字的寄存器. A.N B.N 1 C.N-1 D.2N
12.OC使用门时，必须在()之间连接一个电阻. A.输出与地 B.输出与电源 C.输出与输入 D.输入与电源
13.使用专用输出结构时PAL设计时序逻辑电路时必须有(). A.触发器 B.晶体管 C.MOS管 D.电容
14.128×8的RAM扩展为1024×需要控制各片选端辅助译码器的输出端数为(). A.1 B.2 C.3 D.8
15.如果编码器中有50个编码对象，则需要输出二进制代码位数为(). A.5 B.6 C.10 D.50
16.存储8位二进制信息()触发器. A.4 B.8 C.2 D.16
17.触发器有两个稳态存储8位二进制信息(). A.2 B.8 C.16 D.32
18.随机存储存储器RAM当电源断开时，连接存储器中的内容(). A.不确定 B.保持不变 C.全部为0 D.全部改变
19.只读存储器ROM运行时具有()功能. A.读/无写 B.读写 C.无读/写 D.无读/无写
20.随机存储器具有()功能. A.读/写 B.无读/写 C.只读 D.只写
21.要求逻辑函数F的对偶不能将F中的(). A.”·”换成” ”” ”换成”·” B.原变量换成反变量反变量换成原变量 C.变量不变 D.常数中0换11换0
22.欲设计01234567这几个数的计数器如果设计合理采用同步二进制计数器最少应使用()级触发器. A.2 B.3 C.4 D.8
23.四位二进制译码器的相应输出端共有(). A.4个 B.16个 C.8个 D.10个
24.函数F(ABC)=AB BC AC最小项表达式为(). A.(ABC)=∑m(3567) B.F(ABC)=∑m(0234 C.F(ABC)=∑m(024) D.F(ABC)=∑m(2467)
25.逻辑1是在什么输入条件下或非操作的结果.() A.全部输入是0 B.全部输入是1 C.任何输入为0，其他输入为1 D.任一输入为1
26.把一个五进制计数器与一个四进制计数器串联可得到()进制计数器. A.9 B.20 C.4 D.5
27.512×1的静态RAM具有(). A.地址线9根数据线1根 B.地址线1根数据线9根 C.地址线512，数据线9 D.地址线9，数据线512
28.以下参数不是矩形脉冲信号()的参数. A.周期 B.占空比 C.脉宽 D.扫描期
其逻辑关系是(). A.异或逻辑 B.与逻辑 C.或逻辑 D.同或逻辑
30.可以在以下四种类型的逻辑门中使用()实现三种基本操作. A.与门 B.或门 C.非门 D.与非门
31.以下说法是正确的() A.多谐振荡器有两个稳态 B.多谐振荡器有三种稳态 C.多谐振荡器具有稳态和暂稳态 D.多谐振荡器有两个暂稳态
32.555定时器的阈值为(). A.1/3VCC B.2/3VCC C.1/3VCC和2/3VCC D.1/3VCC和VCC
33.施密特触发器时，555定时器的回差电压为(). A.VCC B.1/2VCC C.2/3VCC D.1/3VCC
34.十进制数258421BCD代码表示(). A.10101 B.00100101 C.100101 D.10101
35.余3码0111001对应8421BCD码为:() A.1000110 B.111001 C.1100110 D.10011100
36.常用的BCD码有(). A.奇偶校验码 B.格雷码 C.ASCII码 D.余三码
37.构成容量4K×8的RAM()片容量为256×4的RAM. A.2 B.4 C.8 D.32
38.由n由个变量组成的最大项有()种取值组合，使其值为1. A.n B.2n C.2n D.2n-1
39.当逻辑函数有n个变量时，共有()个变量值组合 A.n B.2n C.n2 D.2n
40.某RAM8位数据线13位地址线的存储容量为(). A.4KB B.8KB C.16KB D.64KB
41.符合逻辑操作规则的表达式为(). A.C·C=C2 B.1 1=10 C.0<1 D.A 1=1
42.为了实现一定的逻辑操作关系，实现方法有很多种，其中历史上使用的方法有以下几种，但实现空间密度最的实现方法是(). A.机械式 B.电磁式 C.分立元件式 D.集成电路
43.如果要设计脉冲序列为1101001110的序列脉冲发生器，则应选择()触发器. A.2 B.3 C.4 D.10
44.下列门电路为双极(). A.OC门 B.PMOS C.NMOS D.CMOS
45.设计模10计数器需要()触发器. A.3 B.4 C.6 D.10
46.计算机内存设置有32位地址线16位并行数据输入/输出端，试计算其最大存储量为:() A.32G B.64G C.128G D.16G
47.设计四位二进制码的奇偶发生器(假设使用偶检码)需要()个异或门. A.2 B.3 C.4 D.5
48.下列属于有权码的是(). A.2421码 B.余3循环码 C.格雷码 D.ASCⅡ码
49.以下逻辑门()可以实现三个基本操作. A.与门 B.或门 C.非门 D.与或非门
50.当用异步I/O输出结构的PAL在设计逻辑电路时，它们相当于(). A.组合逻辑电路 B.时序逻辑电路 C.存储器 D.数模转换器
51.一位十六进制数可以用()位二进制数来表示. A.1 B.2 C.4 D.16
52.有一个D/A转换器的满刻度输出电压为10V输出电压为(). A.4V B.8.125V C.6.25V D.9.375V
53.以下电路中()的输出端可直接连接实现线. A.一般TTL与非门 B…集电极开路TTL与非门 C…一般CMOS与非门 D.一般TL或非门
54.实现两个四位二进制数相乘的组合电路应有()个输出函数. A.8 B.9 C.10 D.11
55.函数F=AB+BC使F=1的输入ABC组合为() A.ABC=110 B.ABC=101 C.ABC=010 D.ABC=000
56.十六路数据选择器的地址输入(选择控制)端有()个. A.16 B.2 C.4 D.8
57.下列不属于数字逻辑函数的表示方法的是(). A.真值表 B.占空比 C.逻辑表达式 D.逻辑图
58.下面几种逻辑门中可以用作双向开关的是(). A.CMOS传输门 B.OD门 C.异或门 D.三态门
59.四个触发器组成的环行计数器最多有()个有效状态 A.4 B.16 C.8 D.6
60.一只四输入端或非门使其输出为1的输入变量取值组合有()种. A.8 B.15 C.7 D.1
61.以下各电路中()可以完成延时功能. A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器
62.表示任意两位无符号十进制数需要()二进制数. A.6 B.7 C.8 D.9
63.在一个8位的存储单元中能够存储的最大无符号整数是(). A.(256)10 B.(127)10 C.(128)10 D.(255)10
64.五个D触发器构成环形计数器其计数长度为(). A.5 B.10 C.15 D.20
65.利用异步清零端构成N进制加法计数器则应将()所对应的状态译码后驱动清零控制端. A.N B.N-1 C.N+1 D.0
66.电平异步时序逻辑电路不允许两个或两个以上输入信号(). A.同时为0 B.同时为1 C.同时改变 D.同时作用
67.4线-16线译码器有()输出信号. A.1 B.4 C.8 D.16
68.8线—3线优先编码器的输入为I0—I7当优先级别最高的I7有效时其输出的值是(). A.111 B.10 C.0 D.101
69.在何种输入情况下”与非”运算的结果是逻辑0.() A.全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1
70.补码1.1000的真值是(). A.1.0111 B.-1.0111 C.-0.1001 D.-0.1000
71.下列选项中()不是单稳态触发器的特点. A.有一个稳定状态有两个暂稳状态. B.暂稳状态维持一段时间后将自动返回稳定状态. C.暂稳状态时间的长短与触发脉冲无关仅决定于电路本身的参数. D.在外来触发脉冲的作用下能够由稳定状态翻转到暂稳状态.
72.多谐振荡器可产生(). A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波
73.多谐振荡器有(). A.两个稳定状态 B.一个稳定状态一个暂稳态 C.两个暂稳态 D.记忆二进制数的功能
74.多谐振荡器与单稳态触发器的区别之一是(). A…前者有2个稳态后者只有1个稳态 B…前者没有稳态后者有2个稳态 C.前者没有稳态后者只有1个稳态 D.两者均只有1个稳态但后者的稳态需要一定的外界信号维持
75.一个触发器可记录一位二进制代码它有()个稳态. A.0 B.2 C.1 D.4
76.卡诺图上变量的取值顺序是采用()的形式以便能够用几何上的相邻关系表示逻辑上的相邻. A.二进制码 B.循环码 C.ASCII码 D.十进制码
77.标准或-与式是由()构成的逻辑表达式. A.与项相或 B.最小项相或 C.最大项相与 D.或项相与
78.逻辑函数的表示方法中具有唯一性的是(). A.真值表 B.表达式 C.逻辑图 D.状态图
79.用卡诺图化简包含无关条件的逻辑函数时对无关最小项(). A.不应考虑 B.令函数值为1 C.令函数值为0 D.根据化简的需要令函数值为0或者1
80.时序逻辑电路的一般结构由组合电路与()组成. A.全加器 B.存储电路 C.译码器 D.选择器
二判断题 1.”0”的补码只有一种形式.
2.构成一个7进制计数器需要3个触发器
3.8421码1001比0001大.
4.A/D转换器的功能是将数字量转换成模拟量.
5.A+AB=A+B
6.CMOS与非门的未用输入端应连在高电平上.
7.D触发器的特性方程为Qn+1=D与Qn无关所以它没有记忆功能.
8.Mealy型时序电路:电路输出是输入变量与触发器状态的函数.
9.输出与输入有直接的关系输出方程中含输入变量的是Moore型时序电路.
10.在同步时序电路的设计中若最简状态表中的状态数为2N而又是用N级触发器来实现其电路则不需检查电路的自启动性.
11.利用反馈归零法获得N进制计数器时若为异步置零方式则状态SN只是短暂的过渡状态不能稳定而是立刻变为0状态.
12.PAL的每个与项都一定是最小项.
13.PAL和GAL都是与阵列可编程或阵列固定.
14.PROM不仅可以读也可以写(编程)则它的功能与RAM相同.
15.PROM的或阵列(存储矩阵)是可编程阵列.
16.ROM的每个与项(地址译码器的输出)都一定是最小项.
17.ROM和RAM中存入的信息在电源断掉后都不会丢失.
18.RS触发器的输出状态QN+1与原输出状态QN无关.
19.八进制数(8)8比十进制数(8)10小.
20.Moore型时序电路:电路输出仅仅是触发器状态的函数.
21.RAM由若干位存储单元组成每个存储单元可存放一位二进制信息.
22.电平异步时序逻辑电路反馈回路之间的竞争可能导致错误的状态转移.
23.在时间和幅度上都断续变化的信号是数字信号语音信号不是数字信号.
24.反码和补码均可实现将减法运算转化为加法运算.
25.环形计数器如果不作自启动修改则总有孤立状态存在.
26.用或非门可以实现3种基本的逻辑运算.
27.由或非门构成的基本RS触发器输入端RS为10时次态为1.
28.计数器的模是指对输入的计数脉冲的个数.
29.计数器的模是指构成计数器的触发器的个数.
30.并行加法器采用先行进位(并行进位)的目的是提高运算速度.
31.在系统可编程逻辑器件ISP-PLD不需编程器就可以高速而反复地编程则它与RAM随机存取存储器的功能相同.
32.逻辑变量的取值1比0大.
33.若逻辑方程AB=AC成立则B=C成立.
34.在若干个逻辑关系相同的与-或表达式中其中包含的与项数最少且每个与项中变量数最少的表达式称最小项表达式.
35.若两个函数具有不同的逻辑函数式则两个逻辑函数必然不相等.
36.普通的逻辑门电路的输出端不可以并联在一起否则可能会损坏器件.
37.计数器除了能对输入脉冲进行计数还能作为分频器用.
38.脉冲异步时序逻辑电路不允许两个或两个以上的输入端同时出现脉冲.
39.计数模为2n的扭环计数器所需的触发器为n个.
40.采用奇偶校验电路可以发现代码传送过程中的所有错误.
三问答题 1.TTL与非门闲置的输入端能否悬空处理?CMOS与非门呢? TL与非门闲置的输入端一般也不要悬空处理但当外界干扰较小时就可以把闲置的输入端悬空处理:而CMOS与非门闲置的输入端是不允许悬空处理的.
2.在数字系统中为什么要采用二进制? 1.可行性 采用二进制只有0和1两个状态需要表示01两种状态的电子器件很多如开关的接通和断开晶体管的导通和截止磁元件的正负剩磁电位电平的高与低等都可表示01两个数码.使用二进制电子器件具有实现的可行性. 2.简易性 二进制数的运算法则少运算简单使计算机运算器的硬件结构大大简化(十进制的乘法九九口诀表55条公式而二进制乘法只有4条规则). 3.逻辑性 由于二进制0和1正好和逻辑代数的假(false)和真(true)相对应有逻辑代数的理论基础用二进制表示二值逻辑很自然.
3.时序逻辑电路的基本单元是什么?组合逻辑电路的基本单元又是什么? 时序逻辑电路的基本单元是触发器组合逻辑电路的基本单元是门电路.
4.试述卡诺图化简逻辑函数式的步骤. 利用卡诺图化简逻辑函数式的步骤: 1.根据变量的数目画出相应方格数的卡诺图; 2.根据逻辑函数式把所有为”1”的项画入卡诺图中; 3.用卡诺圈把相邻最小项合并合并时就遵照卡诺圈最大优化原则; 4.根据所圈的卡诺圈消除圈内全部互非的变量每一个圈作为一个”与”项将各”与”项相或即为化简后的最简与或表达式.
5.在时钟脉冲CP＝1期间触发器的输出随输入发生多次翻转的现象是什么?抑制空翻的最好措施是什么? 在时钟脉冲CP＝1期间触发器的输出随输入发生多次翻转的现象称为空翻.抑制空翻的最好措施就是让触发器采取边沿触发方式.
6.分析组合逻辑电路目的是什么?有几个步骤? 分析组合逻辑电路目的就是清楚该电路的功能.分析步骤一般有以下几个步骤: 1.根据已知逻辑电路图写出相应逻辑函数式: 2.对写出的逻辑函数式进行化简.如果从最简式中可直接看出电路功能则以下步骤可省略: 3.根据最简逻辑式写出相应电路真值表由真值表输出输入关系找出电路的功能: 4.指出电路功能.