介绍DFT设计原理和验证方法，重点介绍IP BIST及MBIST两种设计和验证。

1、方卓红编曲英杰。超大规模集成电路设计=DESIGN OF VERY LARGE SCALE INTEGRATED CIRCUIT：人民邮电出版社，2015.02

表格 1 术语和缩略语

随着VLSI电路规模的增大、复杂程度的提高，芯片的引脚相对门数减少，使得电路的可控性和可观测性系数降低，电路测试变得十分复杂和困难，测试生成的费用也呈指数增长，传统的测试方法已难以全面而有效地验证复杂集成电路设计与制造的正确性，从而导致了可测试性设计的方法的出现。

可测试性设计方法的核心思想是在设计一开始就要考虑测试问题，通过适当增加一些专门用于测试的电路，提高电路的可控制性和可观察性，从而降低电路的测试难度和复杂性，提高电路的测试效率，降低测试成本。

（1）DFT的基本原理：

转变测试思想，将输入信号的枚举与排列的测试方法（即完全测试），转变为对电路内各个节点的测试，即直接对电路硬件组成单元进行测试，降低测试的复杂性。

具体实现方法包括将复杂的逻辑电路分块；采用附加逻辑和电路使测试生成容易，并能覆盖全部的硬件节点；添加自检测模块，使测试具有智能化和自动化。

（2）不足之处：

常用的可测性设计方法包括基于扫描链（scan chain）的测试方法和内建自测试电路（built-in self-test，BIST）。

（1）基于扫描链

基于扫描链的测试方法是通过建立专门扫描链电路为每个寄存器提供可观察性和可控制性，它通过对寄存器的控制将复杂的时序逻辑设计划分为完全隔离的组合逻辑块，从而简化了测试过程。

基于扫描链的测试方法又分为两种：一种是芯片内部寄存器的扫描链，用于测试芯片内部制造缺陷，另一种是芯片I/O端口的扫描链，又称为边界扫描设计（boundary scan design， BSD），用于测试系统电路板级的制造缺陷。

（2）内建自测试电路方法（BIST）

BIST是通过芯片内部专门设计的测试逻辑电路（区别于扫描电路）的运行来检查设计功能正常的电路的制造缺陷，它相当于把一个小型专用的测试仪器集成到芯片内部。BIST方法常用于片内存储器的测试，如数据缓存、FIFO、Cache等。

在实际应用中，BIST和BSD经常与JTAG结合起来使用。JTAG接口提供了一种简单通用的通过有限I/O访问芯片内部信号的方法。

时序电路的直接测试往往是难以实现的，扫描设计通常能很好的解决之一问题。

边界扫描技术（BSD）是由联合测试行动小组（Joint Test Action Group，JTAG）提出的一种旨在解决PCB板间测试问题的解决方案，又称为JTAG标准。边界扫描设计大大提高了板级测试效率，简化了测试和诊断过程，是可测性设计中的关键技术。

边界扫描技术与前文所述的扫描设计的不同之处在于：边界扫描技术是在电路的输入输出引脚与内部逻辑电路之间增加边界扫描单元（Boundary Scan Cell，BSC），并将他们连成扫描通路，而后者（扫描设计）是将电路中的原有的普通时序修改复用成具有扫描功能的单元，然后连成通路。

边界扫描设计可以实现三个方面的测试：

（1）芯片级测试，也就是可以对芯片本身进行测试和调试。测试时，使芯片工作在测试模式，通过芯片输入引脚输入测试数据，并观察串行移位的输出响应达到测试目的，必要时也可进行调试；

（2）板级测试，即检测PCB 板和集成电路之间的互连情况。其原理是将PCB板上具有边界扫描功能的芯片中的扫描寄存器连接起来，通过合适的测试向量，可以发现元件是否存在丢失或者摆放错误，以及检测引脚的开路和短路故障。

（3）系统级测试，在板级集成后，可以通过对板上可编程逻辑器件或者Flash的在线编程，实现系统级测试。

图 3  边界扫描示意图

边界扫描设计结构遵循IEEE1149.1 标准设计，一般包括具有4 或5 个引脚的测试存取通道（Test Access Port，TAP），一组边界扫描寄存器（Boundary ScanRighter，BSR），指令寄存器（Instruction Register，IR），可选的数据寄存器（DataRegister，DR），旁路寄存器（Bypass Register，BR）和一个TAP 控制器（TAPController）。

IEEE1149.1 标准规定TAP 必须有4 个标准信号和一个可选信号，它们分别是TCK，TMS，TDI，TDO，TRST：

TCK 是JTAG 的时钟信号，

TDI是测试数据输入信号，

TDO是测试数据输出信号，

TRST 是测试复位信号，低电平有效。（可选）

TMS（Test Mode Select）是测试模式选择信号，由于测试过程中需要通过TAP 控制器产生移位，读数据，写数据等各种状态，所以需要设置一个模式选择信号（TMS）来控制TAP 控制器产生相应的控制信号。

TAP 控制器是一个具有16 种状态的有限状态机，它受模式选择信号TMS 和时钟信号TCK 控制，产生各种控制信号，控制待测电路进入相应状态。

指令寄存器由移位寄存器和锁存器两部分组成，当经过TDI 串行输入指令，指令被送入锁存器，保存当前指令，并通过译码单元识别当前指令。当执行某些指令时，解码所得信号将控制相应的数据寄存器对电路的运行状态进行配置。

数据寄存器包括两种，一种是设备ID 寄存器，用于存放设备的ID 号；另一种是对应于相应指令的边界扫描寄存器，允许设置电路进入某些特定状态，比如MBIST 寄存器。

旁路寄存器用于跳过不需要测试的电路，使TDI 和TDO 直连，使输入输出之间的扫描路径最短化，缩短测试路径，提高测试效率。

边界扫描寄存器是边界扫描中最重要的结构单元，它可以存储从内部电路中捕获的数据，也可以存储从外部电路输入的数据，这些数据可以被串行移到扫描路径上的下一个扫描寄存器，也可以被直接输入到内部电路。

边界扫描技术提供了5个对外接口，可以实现人为可控的向内部电路输入数据，从而设置内部电路的作状态，是很多测试技术的基础。边界扫描技术降低了对测试设备的要求，减少了对测试引脚的占用，但是边界扫描技术的实现需要增加少量测试电路，对芯片的工作速度有一定影响。

内建自测试（BIST）是一种可测性设计技术，其特点是测试产生与测试应用是通过内建的硬件电路完成的。其基本原理是把测试电路嵌入到待测电路内部，仅需要外部必要的控制信号就能在电路内部产生测试激励并得到测试响应，通过测试响应和期望响应确定电路是否存在故障。

将测试电路移植到待测电路内部，使内建自测试技术具有其它测试技术所不具备的很多优点：简化了测试步骤，不需要大量的测试图形产生，减少了测试时间，减少了输入输出引脚，降低了测试成本。另外，测试电路建立在待测电路所在的芯片上，使得测试电路可以在电路工作时钟频率下进行测试，这种测试称为全速测试（at_speed testing），但是它增加了芯片设计的复杂性。

图 4  BIST结构图

BIST一般由以下4部分组成：

1、测试控制器（Test Controller）： 控制测试的进程，保证测试的顺利进行。

2、激励生成器（Test Pattern Generator， TPG）：产生测试所需要的激励，在测试控制器的控制下，输入被测电路（DUT）。芯片的测试向量对于测试的完整性具有很大的影响。激励生成器要产生测试需要的激励，常见的测试激励或者是一个存有测试向量的ROM， 或者是线性反馈移位寄存器（LFSR）等。

3、输出响应分析电路（Output Response Analyzer）：收集被测电路的输出，分析被测电路的功能是否正确。比较典型的输出响应分析电路是存有预期响应的比较器。被测电路的输出与预期的响应相比较， 即可判断被测电路的对错。

4、输入选通电路（Input Isolation Circuitry）：当系统正常工作的情况下，输入选通电路选通系统信号，接到被测电路，当进行测试时，输入选通电路选通BIST电路产生的信号，进行DUT测试。

BIST又分为LBIST（logic build in self-test）和MBIST（memory build in self-test）。LBIST通常用于测试随机逻辑电路，一般采用一个伪随机测试图形生成器来产生输入测试图形，应用于器件内部机制；而采用多输入寄存器（MISR）作为获得输出信号产生器。MBIST只用于存储器测试，典型的MBIST包含测试电路用于加载，读取和比较测试图形。

2.3.4.1  JTAG引脚介绍

在实际应用中，BIST和BSD经常与JTAG结合起来使用。本小节简单介绍JTAG。

为了解决板级的测试难题，JTAG这个组织最初提出了 IEEE 1149.1  标准，而 IEEE 1149.1-1990 简称为 JTAG 标准。JTAG 包括以下五个引脚：

表格 2  JTAG 引脚定义

2.3.4.2  TAP控制器的状态

JTAG内部有一个状态机，称为TAP控制器。TAP控制器的状态机通过TCK和TMS进行状态的改变，实现数据和指令的输入。

JTAG 是通过一个TAP（Test Access Port）控制器对内部节点进行测试。实际上，通

过 TAP 接口，对特定的数据寄存器进行访问的一般过程如下：

1）通过指令寄存器 IR（Instruction Register）选定一个需要访问的数据寄存器 DR（Data Register）；

2）TAP 控制器把特定的 DR 连接到 TDI 和 TDO 之间；

3）由 TCK 和 TMS 驱动，把需要输入的数据从 TDI 中串行输入到 DR 中，同时 DR中的数据通过 TDO 扫出。

图 5是 TAP 控制器的状态图。其中有 16 个状态，两条通路，分别是数据通路和指令通路，而且这两边的通路相同。下面分别介绍这 16 个状态的功能。在 TCK 的下降沿沿，TDI，TMS 状态会发生变换，通过 TMS 来确定所进入的是哪个状态。

表格 3  TAP状态描述